


СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 3 2007

010100011110100010001001100011000110011
101001001001001100010100110011001001
01001000100110000
010001000001100
0010100010010001000100010001
01111001001100100
001001100
011000110001001100110011001100110011
0110010




FINGER PRINT IDENTIFICATION

SCANNING FOR ACCESS



Цифровая обработка сигналов

Компакт-диск компаний
XLight и CREE



Полупроводниковая светотехника и оптоэлектроника



Главный редактор

Александр Майстренко

Зам. главного редактора

Татьяна Крюк

Редакционная коллегия

Роберт Алексанян, Андрей Данилов,
Григорий Маркаров

Дизайн и верстка

Татьяна Крюк, Александр Либков,
Дмитрий Юсим

Web-мастер

Дмитрий Романчук

Служба распространения

Ирина Самохина (circul@soel.ru)

Служба рекламы

advert@soel.ru

Издательство «СТА-ПРЕСС»


Директор Константин Седов
Почтовый адрес: 119313, Москва, а/я 26
Телефон: (495) 232-0087
Факс: (495) 232-1653
Сайт: www.soel.ru
E-mail: info@soel.ru

Журнал выходит 9 раз в год

Тираж 13 000 экземпляров
Журнал зарегистрирован в Федеральной
службе по надзору за соблюдением
законодательства в сфере массовых
коммуникаций и охране культурного наследия
(свидетельство ПИ № ФС77-18792
от 28 октября 2004 года)
Свидетельство № 00271-000 о внесении
в Реестр надёжных партнеров Торгово-
промышленной палаты Российской Федерации
Цена договорная

Отпечатано:
Полиграфический комплекс
«Пушкинская площадь»
www.pkpp.ru

Перепечатка материалов допускается только
с письменного разрешения редакции.
Ответственность за содержание рекламы
несут рекламодатели.
Ответственность за содержание статей
несут авторы.
Материалы, переданные редакции,
не рецензируются и не возвращаются.
© СТА-ПРЕСС, 2007



Уважаемые читатели!

Как год назад, мы посвящаем 3-й номер журнала теме цифровой обработки сигналов.

Как год назад, наш журнал принимает участие в выставке DSPA. Эта выставка из числа наших любимых. Она невелика, но хороша людьми, из числа как участников, так и посетителей. Современный коммерческий дух менее всего проник в неё, зато царствует дух научный. Общаясь с людьми на этой выставке, невольно вспоминаешь академическую атмосферу прежних лет, и появляется уверенность, что российская научная мысль жива и что молодое поколение наших инженеров и учёных является её достойным восприимчиком.

Очень много статей по цифровой обработке пришло в редакцию, но, к сожалению, не все вошли в этот номер журнала в силу ограниченности его объёма. Журнал по возможности опубликует эти статьи в следующих номерах. Удивительно много в этот раз статей, авторами которых являются женщины. Я поздравляю всех наших авторов-женщин с весенним праздником и надеюсь, что публикация в нашем журнале будет им приятна и явится своеобразным подарком.

*С наилучшими пожеланиями,
Александр Майстренко*

Market

News of the Russian Market	4
----------------------------------	---

Modern Technologies

Image Sensors (Part 1)	8
<i>Olga Gureeva</i>	

Components

Processor Technologies and System Interfaces for Modern DSP Applications	12
<i>Nikolay Kol'skii</i>	
Transition from 8- to 32-Bit Systems as an Objective Stage of Evolution Comparative Analysis of Present-Day 8- and 32-bit Microcontrollers (Part 2)	18
<i>Yurii Zobnin</i>	
Freescall Semiconductor 8-bit Microcontrollers in Packages with a Small Number of Pins (Part 2)	26
<i>Tatyana Remizevich, Aleksandr Grishin</i>	
LPC2000 (ARM7TDMI-S) Microcontrollers from Philips – One More Step on the Road to Creating an Ideal Platform for Embedded Applications (Part 6)	32
<i>Pavel Red'kin</i>	

Projects

Development of Neural Network Algorithms for Image Processing (Part 1)	40
<i>Natalya Tomashevich</i>	
Module for Wireless Telemetric Data Transmission at 2.4 GHz (Part 4)	44
<i>Aleksandr Alyi</i>	

Design and Simulation

Design Multiplierless Perfect Reconstruction Lattice Filter Banks	50
<i>Aleksandr Mingazin</i>	
Joint Use of the LabVIEW and MATLAB Software Packages in the Problems of Echo Cancellation and Communication Channel Equalization	56
<i>Lydia Beliovskaya, Mariya Dzhigan, Olga Dzhigan</i>	
On the Selection of the Number of Gradations of Weighting Coefficients for an Adaptive Digital Filter ..	62
<i>Vladimir Bartenev</i>	
Application of New Criteria for Image Quality Evaluation after Lossy Compression	66
<i>Natalya Ilyushkina, Mikhail Chobanu</i>	
Practical Course of Design of Digital Devices Based on Xilinx FPGA (Part 3)	70
<i>Valeriy Zotov</i>	
JTAG Testing (Part 2)	74
<i>Iosif Karshenboim</i>	

Events

Expo Electronics Celebrates its 10th Anniversary!	78
Workshop on Mitsubishi Electric High-Power Modules: New Models and Applications	79
PROSOFT CREE LED Workshop on Application of New-Generation LED Lamps	79

Рынок

- 4 Новости российского рынка

Современные технологии

- 8 Датчики изображения (часть 1)
Ольга Гуреева

Компоненты

- 12 Процессорные технологии и системные интерфейсы для современных приложений цифровой обработки сигналов
Николай Кольский
- 18 Этап эволюции: переход с 8- на 32-разрядные системы как объективная реальность. Сравнительный анализ современных 8- и 32-разрядных микроконтроллеров (часть 2)
Юрий Зобнин
- 26 Восьмиразрядные микроконтроллеры компании Freescale Semiconductor в корпусах с малым числом выводов (часть 2)
Татьяна Ремизевич, Александр Гришин
- 32 Микроконтроллеры семейства LPC2000 (ARM7TDMI-S) от Philips – ещё один шаг к идеальной платформе для встраиваемых приложений (часть 6)
Павел Редькин

Проекты

- 40 Методика разработки нейросетевых алгоритмов для решения задач обработки изображений (часть 1)
Наталья Томашевич
- 44 Разработка модуля беспроводной передачи телеметрических данных в диапазоне частот 2,4 ГГц (часть 4)
Александр Альй

Проектирование и моделирование

- 50 Синтез совершенных банков решетчатых фильтров без умножителей
Александр Мингазин
- 56 Совместное использование пакетов LabVIEW и MATLAB в задачах экокомпенсации и выравнивания каналов связи
Лидия Белиовская, Мария Джиган, Ольга Джиган
- 62 О выборе числа градаций весовых коэффициентов адаптивного цифрового фильтра
Владимир Бартенев
- 66 Применение новых критериев оценки качества изображений после их сжатия с потерями
Наталья Илюшкина, Михаил Чобану
- 70 Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx (часть 3)
Валерий Зотов
- 74 JTAG-тестирование (часть 2)
Иосиф Каршенбойм

События

- 78 «ЭкспоЭлектроника» отмечает своё десятилетие!
- 79 Семинар «Силовые модули Mitsubishi Electric: новейшие разработки, практическое применение»
- 79 CREE LED – технический семинар компании ПРОСОФТ по применению светодиодных ламп нового поколения

Компоненты

Программируемый инструментальный усилитель с нулевым дрейфом

Фирма Analog Devices выпустила, по её заявлению, практически не имеющий дрейфа нуля инструментальный усилитель AD8231 с автокоррекцией смещения и цифровым программированием коэффициента усиления. AD8231 предназначен для использования в расширенном промышленном температурном диапазоне, имеет Rail-to-Rail-входы и выходы, диапазон рабочих частот до 1 МГц. Напряжение смещения нуля составляет не более 25 мкВ, а температурный дрейф напряжения смещения не превосходит 50 нВ/°С во всём температурном диапазоне и в течение всего периода эксплуатации. Коэффициенты усиления, равные 1, 2, 4, 8, 16, 32, 64 и



128, могут устанавливаться программно или подачей постоянных уровней напряжения на внешние выводы в режиме установки параметров. Микросхема питается напряжением 3,3...5 В. Входной импеданс AD8231 составляет 10 ГОм. На его чипе размещён дополнительный операционный усилитель, с помощью которого может быть реализован фильтр, дифференциальный выход для управления аналого-цифровым преобразователем или обеспечен дополнительный коэффициент усиления. Интегрированный операционный усилитель также выполнен по схеме с автокоррекцией смещения и имеет Rail-to-Rail-входы и выходы. AD8231 планируется поставлять в 16-контактном корпусе LFCSP.

www.autex.ru


Тел.: (495) 334-9151

Новые кристаллы EZBright® серии EZ1000 компании Cree

Компания Cree начала массовое производство нового поколения мощных полупроводниковых кристаллов светодиодов – EZBright™. Сочетание высокой эффективности InGaN-материалов и уникального оптического дизайна позволяет достичь максимальной эффективности концентрации светового потока и обеспечить ламбертовское распределение излучения.

Стандартное распределение светового потока по поверхности кристалла достигается применением уникальной технологии. Суть её заключается в образовании на поверхности оптически прозрачной SiC-подложки системы линз путём травления SiC через специальную маску. Система линз позволяет эффективно собрать световой поток с поверхности кристалла и обеспечить независимость его плотности распределения от временных флуктуаций светового потока по поверхности p-n-перехода. Это, в частности, позволяет решить проблему достижения максимальной эффективности при получении белого света с помощью нанесения на кристалл люминофора: плотность распределения фосфора в геле может быть оптимально подобрана в соответствии с плотностью распределения светового потока по площади кристалла и будет оставаться инвариантной к деградационным процессам излучающего перехода.

Кристаллы SxxxEZ1000-Sxx000 обладают низким прямым напряжением, обеспечивают квантовый выход более 50% и имеют высоту около 100 мкм. Для снижения плотности тока контактная система имеет две точки разварки проводников катода, что снижает омические потери при токах более 350 мА в два раза. Смещение контактных площадок катода на край кристалла позволяет



увеличить площадь излучения поверхности до 90%.

Поставка кристаллов серии EZ1000 осуществляется компанией ПРОСОФТ с IV квартала 2006 г.

www.prochip.ru

Тел. (495) 232-2522

Самые мощные SiC-кристаллы для силовой электроники от компании Cree

Компания Cree объявила о начале серийного производства новых кристаллов SiC-диодов Шоттки по технологии Zero Recovery® с прямым током 50 А и постоянным напряжением 1200 В. Новое поколение кристаллов CPW2-1200S050 позволяет достичь принципиально нового уровня эффективности силовых инверторов.

Основные области применения приборов на основе SiC-кристаллов CPW2-1200S050:

- генераторы для индукционного нагрева;
- промышленные приводы с преобразованием частоты;
- инверторы для электростанций, использующих энергию солнца и ветра;
- приводы электромобилей и автомобилей с гибридными двигателями.

В сравнении с традиционными кремниевыми диодами, SiC-диоды Шоттки обеспечивают радикальное снижение потерь мощности, упрощают решение вопросов электромагнитной совместимости и позволяют значительно увеличить надёжность изделий силовой электроники.

При изготовлении новых кристаллов CPW2-1200S050 используются SiC-подложки диаметром 100 мм с ультранизкой плотностью дефектов. Размер кристаллов составляет 8,2 × 4 мм.

Поставка SiC-кристаллов для силовой электроники CPW2-1200S050 на территории России и стран СНГ возможна со второго квартала 2007 г.


www.prochip.ru

Тел. (495) 232-2522

Новое семейство полупроводниковых ламп компании Cree – XR-E7090

Компания Cree начала серийное производство новых полупроводниковых ламп Cree® XLamp™ XR-E7090. На сегодняшний день это самые высокоэффек-

Новости российского рынка



тивные в мире кристаллы мощных светодиодов на основе InGaN-структур на SiC-подложке, со световым потоком до 100 лм при токе 350 мА, упакованные в уникальные корпуса для поверхностного монтажа с рассеиваемой мощностью более 3 Вт. Применение новейших кристаллов позволило снизить потребляемую полупроводниковой лампой мощность на 30%: до 1,05 Вт при токе 350 мА и до 2 Вт при токе 700 мА в сравнении с предыдущими семействами.

Корпус XR-E7090 обеспечивает рекордно низкое тепловое сопротивление между переходом и теплоотводом – 8°C/Вт и равномерный градиент температуры поверхности теплоотводящего основания. Применение в качестве первичной оптики линзы из кварцевого стекла с автофокусировкой позволяет обеспечить высокую температурную стабильность и долговечность оптической системы. Малая эквивалентная площадь излучающей поверхности позволяет получить малые углы рассеивания светового потока при использовании вторичной оптики.

Полупроводниковые лампы Cree® XLamp™ XR-E7090 предназначены для автоматизированного монтажа и пайки с использованием стандартных технологических процессов, что обеспечивает низкую себестоимость готовых изделий и упрощает обеспечение теплового режима приборов. Области применения Cree® XLamp™ XR-E7090 включают в себя высокоэффективные источники света для общего, аварийного и промышленного освещения, взрывобезопасного оборудования, подсветки ЖК-панелей мониторов большой площади, автономных светильников и фонарей, систем освещения автотранспорта. Применение Cree® XLamp™ в светотехнике позволяет достичь максимальной светотдачи, упростить процесс разработки и гарантировать высокую эксплуатацион-

ную надёжность изделий при любых внешних воздействиях. Новые полупроводниковые лампы XR-E7090 доступны со склада в Москве с первого квартала 2007 г.

www.prochip.ru
Тел. (495) 232-2522

Система на кристалле RDC R8610 с поддержкой системы BIOS

В начале 2007 г. компания RDC Semiconductor заключила договор с компаниями Award и AMI, ведущими производителями BIOS, о поддержке системы на кристалле R8610. Благодаря наличию системы BIOS, для процессора R8610 стало доступно большинство встраиваемых операционных систем, поддерживающих платформу x86, в том числе, загружаемых с IDE-носителя.

Помимо этого, компания RDC расширила программную поддержку R8610: в настоящий момент производитель чипа располагает драйверами встроенных в кристалл Ethernet- и USB-контроллеров для операционных систем Linux (версии 2.4 и 2.6), Windows CE 5.0 и MS DOS 6.22.

Напомним, что чип R8610 от компании RDC имеет 32-битную RISC-архитектуру, совместимую с процессором 80486SX. Частота микроконтроллера составляет 150 МГц при мощности потребления всего 1 Вт. R8610 имеет интегрированные северные и южные мосты, два MAC-интерфейса, контроллеры PCI, USB 2.0 Host, UART, LPC и SDRAM, а также 16 Кб кэш первого уровня. Микроконтроллер R8610 выпускается в корпусах LQFP-216 (25 × 25 мм) и BGA-225 (13 × 13 мм).

По желанию заказчика предоставляет отладочная плата на микроконтроллере R8610, которая представляет собой законченный PC-совместимый компьютер, имеющий PCI- и Mini-PCI-шины, два канала IDE, Ethernet- и USB-порты, стандартные интерфейсы ввода-вывода. В комп-

лект отладочной платы входят программные и аппаратные средства для отладки прикладных программ через интерфейс JTAG.


Для отладочной платы R8610-EVB доступны демонстрационные образы систем на базе ОС Linux и Windows CE 5.0 с поддержкой графического интерфейса через стандартную PCI-видеокарту. На базе ОС Windows CE 5.0 предоставляется три различных образа системы для типичных применений: Internet-приложение, «тонкий клиент» и SetTop Box.

Цена единичных партий микроконтроллеров R8610 составляет \$13, отладочных плат – \$180.

www.prochip.ru
Тел. (495) 232-2522

Решение для управления LCD-панелями от SHARP

Компания SHARP подготовила новое предложение для производителей оборудования с применением LCD-панелей. Новинка имеет маркетинговое название SCOTT. Это микросхема, предназначенная для управления LCD-панелями. БИС в корпусе QFP содержит временной контроллер, а также видеodeкодер, работающий с LCD-оборудованием с питанием 5 В.



Видеodeкодер конвертирует композитные видеосигналы (CVBS), S-Video-сигналы, цифровые YUV-сигналы, аналоговые RGB-сигналы и цифровые RGB-сигналы (ITU-656, ITU-601) в аналоговые RGB-сигналы для управления цветными TFT-панелями. Временной контроллер генерирует различные временные импульсы управления TFT-панелью. Временная диаграмма генератора импульсов управления изменяется программным путём и подходит к различным аналоговым LCD-панелям с разрешением до 2047 (по горизонтали) на 234 (по вертикали) пиксела. Производитель LCD-панели может быть любым.

www.prochip.ru
Тел. (495) 232-2522




Новости российского рынка

Узлы и модули

CHAMP-AV6: DSP-процессор формата VPX на базе двухъядерного микропроцессора Freescale PowerPC/Altivec MPC8641D

Компания Curtiss-Wright Controls Embedded Computing – производитель встраиваемых компьютерных плат и систем для военных применений – выпустила DSP-процессор, построенный на базе двухъядерного микропроцессора Freescale PowerPC/Altivec MPC8641D.

Процессорный модуль CHAMP-AV6 выпускается в формате 6U VPX (Versatile Performance Switching, стандарт VITA-46) и содержит 4 двухъядерных микропроцессора MPC8641D, соединенных между собой и с коммутируемой структурой VPX через 8-портовый коммутатор Serial RapidIO. В 8-процессорной конфигурации CHAMP-AV6 имеет пиковую производительность 64 GFLOPs на тактовой частоте 1 ГГц.



Модуль CHAMP-AV6 выпускается в расширенном диапазоне температур $-40...+85^{\circ}\text{C}$ в исполнениях для воздушного и кондуктивного охлаждения. Программное обеспечение процессора: операционные системы Curtiss-Wright Linux 2.6 и Wind River VxWorks 6.x/Workbench 2.x, а также библиотека DSP-функций SSSL, оптимизированная для Altivec-устройства процессоров PowerPC.


Компания Curtiss-Wright Controls Embedded Computing образована в 2004 г. после слияния 6 ведущих производителей встраиваемых плат и систем для военных применений: Dy4 Systems, VISTA Controls, Synergy Microsystems, Systran, Peritek и Primagraphics.

Представитель Curtiss-Wright CEC в России – компания AVD Systems.

www.avdsys.ru
Тел.: (495) 148-9677

Источники питания AC/DC с высоким показателем удельной мощности от TDK-Lambda

Низкопрофильные одноканальные источники питания фирмы TDK-Lambda се-



рии RTW с конвекционным отводом тепла на 50% меньше по габаритам и на 60% легче стандартных изделий с такими же техническими характеристиками, что делает их приспособленными для применения в современном оборудовании.

Модули, предлагаемые в вариантах с выходными мощностями 50, 100, 150 и 300 Вт, отличаются широким диапазоном напряжения сети 85...265 В переменного тока частотой 47...66 Гц. Номинальные значения выходных напряжений от 3,3 до 48 В, имеется возможность подстраивать напряжение. КПД источников питания достигает 89%. Источники питания имеют небольшие размеры: высота от 22 мм у 50-Вт моделей до 40 мм у 300-Вт моделей. Модули оснащены внешней обратной связью, позволяющей компенсировать падение напряжения в протяженной питающей линии, а также дистанционным включением/выключением. 300-Вт источники питания могут применяться в режиме «ведущий-ведомый». Диапазон рабочих температур составляет $-10...+71^{\circ}\text{C}$.

www.prosoft.ru
Тел. (495) 234-0636

Теперь Lambda предлагает DC/DC-преобразователи от TDK

Новейшие компактные DC/DC-преобразователи серии CC-E, разработанные и изготавливаемые компанией TDK, в настоящее время предлагает компания Lambda под общим товарным брендом TDK-Lambda. С выходными номинальными мощностями от 1,5 до 25 Вт, входными напряжениями 5, 12, 24 и 48 В, DC/DC-преобразователи отличаются небольшой



площадью посадочного места и низким профилем, что делает их идеальным выбором в том случае, когда размеры должны быть минимизированы. DC/DC-преобразователи, которые соответствуют директиве RoHS, выполнены в виде негерметизированной открытой конструкции. Это уменьшает их вес и позволяет включить в ряд модификации, которые пригодны для поверхностного монтажа, дополнительно к стандартным моделям для монтажа в отверстия печатной платы.

Серия CC-E состоит из 69 моделей и доступна в одноканальном исполнении с напряжениями от 3,3 до 30 В и двухканальном исполнении с выходными напряжениями ± 12 и ± 15 В. Выходы защищены от перегрузок по току и поддерживают режим холостого хода. Выходные напряжения легко регулируются внешним потенциометром.

Высокое значение КПД (до 90%) обеспечивает минимальное тепловыделение и позволяет работать при полной нагрузке в диапазоне температур $-40...+50^{\circ}\text{C}$. С понижением выходной мощности или с применением воздушного потока со скоростью 1 м/с рабочий диапазон температур может быть расширен до $+85^{\circ}\text{C}$.

Гальваническая развязка между первичной и вторичной цепями, первичной цепью и корпусом, вторичной цепью и корпусом до 500 В переменного тока. Все изделия соответствуют требованиям стандартов безопасности UL60950-1, CSA60950-1 и EN60950-1, ГОСТ Р 50377-92.

www.prosoft.ru
Тел. (495) 234-0636

Источники питания AC/DC компании Lambda стали дешевле на 15%!

Со 2 февраля 2007 г. компания ПРОСОФТ объявляет скидку на источники питания AC/DC серии SWS компании Lambda! Теперь цены на источники вторичного электропитания (ИБЭП) SWS50-24, SWS75-24 и SWS150-24, предлагаемые со склада в Москве, снижены на 15%.

На данный момент серия SWS включает одноканальные модели с выходными мощностями 50, 75, 100, 150, 300 и 600 Вт и номинальными значениями выходных напряжений 5; 12; 24, 36 и 48 В.

Все источники питания имеют универсальное входное напряжение 85...265 В переменного тока частотой 47...63 Гц или 120...370 В постоянного тока. Кроме того, они обладают разнообразными сервисны-

Новости российского рынка

ми функциями: плавным запуском, встроенным помехоподавляющим фильтром (класс В), защитой по току и от перенапряжения на выходе, регулировкой выходного напряжения, а также светодиодным индикатором состояния выходного канала. КПД 150-ваттной модели достигает 85%. Диапазон рабочих температур составляет $-10...+60^{\circ}\text{C}$, а диапазон температур хране-

ния $-30...+85^{\circ}\text{C}$. Электрическая прочность источников питания между первичной и вторичной цепями составляет 3000 В переменного тока, ресурс – до 6,36 лет (для модели мощностью 75 Вт при вертикальном монтаже). Модели мощностью 100, 150, 300 и 600 Вт оснащены активными корректорами коэффициента мощности, отвечающим требованиям стандарта

EN61000-3-2 (ГОСТ Р 51317.3.2-99) по уровням гармоник переменного тока.

Теперь помимо высоких эксплуатационных показателей источники питания AC/DC серии SWS компании Lambda обладают ещё одним важным преимуществом – низкой ценой.

www.prosoft.ru
Тел. (495) 234-0636

Приборы

СВЧ-частотомеры от PhaseMatrix

Компания PhaseMatrix (США) специализируется на производстве измерительной техники сверхвысокочастотного диапазона. Некоторые технические решения и разработки являются поистине уникальными для серийных приборов. Базовая серия представлена 3-канальными моделями 25 В и 28 В в корпусах с усиленной защитой, что делает возможным их использование и в полевых условиях.

Измеряемый диапазон частот – от 10 Гц до 26 ГГц с разрешением 1 Гц. Имеется возможность одновременного измерения частоты и мощности по третьему

каналу в этом же диапазоне с разрешающей способностью 0,1 дБ. В приборах использована технология преселекции сигнала с помощью ЖИГ-фильтра, которая позволила реализовать в частотомере важные особенности:

- защиту измерительного канала до 200 Вт пиковой мощности на входе;
- измерение частоты и мощности только выбранного сигнала без захвата гармоник основного сигнала или помех;
- возможность работы со сложными многокомпонентными сигналами в системах передачи данных с несколькими ЧРК.

Функциональные возможности позволяют комплексно использовать частотомеры



при экспресс-измерениях параметров СВЧ-оборудования. Частотомеры управляются по интерфейсу КОП/GPIB и могут использоваться в составе измерительных систем.

www.prist.ru
Тел.: (495) 777-5591

18-20 сентября
2007



Новосибирск
Россия

СИБИРСКИЙ ФОРУМ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ И ТЕЛЕКОММУНИКАЦИЙ



СИБСВЯЗЬ. СИБКОМПЬЮТЕР. СИБИНТЕРНЕТ

XV международная специализированная выставка средств связи и телекоммуникаций, коммуникационного оборудования, информационных технологий и компьютерной техники, сервисов Интернет

ЭЛЕКТРОНСИБ

Специализированная выставка электронных компонентов и технологического оборудования

СИБИРЬ-ТЕЛЕРАДИОВЕЩАНИЕ

Специализированная выставка кабельного и спутникового телевидения, радиовещания и широкополосных телекоммуникаций

Выставочное Общество СИБИРСКАЯ ЯРМАРКА

Россия, 630049, Новосибирск, Красный пр-т, 220/10. Телефон: (383) 210-62-90, факс: 225-98-45

E-mail: ponkrat@sibfair.ru; www.sibfair.ru

Датчики изображения

(часть 1)

Ольга Гуреева (Москва)

Датчиками изображения называются полупроводниковые устройства, преобразующие фотоны в электрическое напряжение, а затем в цифровые данные. Датчики изображения используются в самых различных электронных системах – от любительской цифровой камеры до промышленных, научных и военных приборов регистрации фото- и видеоинформации. В статье подробно рассматриваются основные принципы работы датчиков изображения, выполненных по ПЗС- и КМОП-технологиям.

Немного истории

Как и другие цифровые устройства, твердотельные датчики изображения впервые появились в военной лаборатории. В начале 60-х годов прошлого века, в разгар холодной войны, американские военно-воздушные силы совместно с ЦРУ запустили на околоземную орбиту секретный спутник Corona (см. рис. 1).

Спутник-шпион был оснащён самой современной аппаратурой, в том числе уникальной фотокамерой КН с длиннофокусным объективом и новым типом фотоплёнки на полиэфирной основе. Для калибровки масштаба получаемых изображений американцы выкашивали на бес-

крайних кукурузных полях Среднего Запада огромные геометрические фигуры, легко наблюдаемые из космоса. Жёлтая пресса сразу приписала «загадочным кругам» внеземное происхождение (см. рис. 2).

Когда специальный керамический контейнер заполнялся отснятыми фотоплёнками, он сбрасывался со спутника и, преодолев плотные слои атмосферы, спускался на парашюте в районе Гавайских островов. Находясь ещё в воздухе, груз захватывался транспортным самолетом ВВС США C-119, оборудованным специальным тросом с крюками (рис. 3).

Если самолету не удавалось выполнить захват, контейнер падал в Тихий

океан, где мог плавать на поверхности воды в течение двух суток, дожидаясь, пока его выловят американские военные корабли. Через сорок восемь часов вода растворяла соляные пробки контейнера, и он шёл на дно со всем содержимым. Несмотря на предусмотренный режим самоуничтожения, несколько контейнеров всё же попали в руки советских спецслужб.

Американцы были крайне заинтересованы в разработке новых технологий спутникового слежения, которые исключали бы «слабое звено» – процесс возвращения плёнки с околоземной орбиты. Было предложено обрабатывать фотоплёнку на борту спутника, затем с помощью светового луча сканировать её, преобразуя графическую информацию в аналоговый сигнал. Далее сигнал передавался на наземную приёмную станцию, которая, в свою очередь, преобразовывала его обратно в изображение. Процесс был похож на тот, что использовался информационными агентствами Associated Press и United Press International для передачи новостей и фотографий по проводам.

Очень скоро на смену аналоговым пришли цифровые системы. Трудно сейчас определить точную дату рождения цифровой фотографии. Предположительно это самое начало 60-х годов XX века, когда были обнаружены светочувствительные свойства комплементарного металло-оксидного полупроводника (КМОП). Прибор с зарядной связью (ПЗС) был изобретен позже, в 1969 г., двумя сотрудниками Bell Laboratories – Уильямом Бойлем и Джорджем Смитом (см. рис. 4).

Качество изображений, полученных с помощью прибора с зарядной связью, было намного выше качества изображений, полученных с помощью КМОП-датчиков. Вследствие этого ПЗС быстро вытеснил КМОП, став наиболее распространённым полупроводниковым устройством для цифровой регистрации изображений. Тем не менее, КМОП-датчики не были забыты. Они оказались более радиационно-стойкими, поэтому американское военное ведомство продолжило финансирование исследований в области КМОП с целью их дальнейшего использования в космической фотографии.

ПЗС и КМОП-технологии

Сегодня, несмотря на всё разнообразие технологических деталей, в боль-




Рис. 1. Спутник Corona с фотокамерой КН на борту




Рис. 2. Геометрические фигуры, предназначенные для калибровки изображения



Рис. 3. Транспортный самолет C-119 в момент захвата контейнера с фотоплёнкой



Рис. 4. Уильям Бойль (слева) и Джордж Смит (справа)

шинстве цифровых камер используются либо ПЗС, либо КМОП-датчики. Основным отличием между ними является способ переноса электронов в матрице, а также возможность КМОП реализовывать дополнительные функции непосредственно на кристалле. Интересно, что первоначально ни КМОП, ни ПЗС не имели никакого отношения к считыванию изображения. Оба устройства были созданы для хранения информации и представляли собой твердотельную память.

В 1967 г. сотрудник Bell Laboratories Эндрю Бобек разработал первую энергонезависимую память на цилиндрических магнитных доменах (пузырьковая память). Вдохновлённые полученным результатом, в Bell Labs продолжили работы в области энергонезависимой памяти и стали экспериментировать с последовательно запоминающими ПЗС-устройствами. Появление более эффективной и быстрой технологии EEPROM (электрически стираемое программируемое постоянное запоминающее устройство) привело к тому, что ПЗС и пузырьковая память сразу морально устарели. Тем не менее в результате экспериментов обнаружилось, что ПЗС-память обладает прекрасными возможностями по переносу заряда, что и определило её дальнейшую судьбу. Прибор с зарядовой связью стал использоваться в качестве устройства для считывания изображения. Первые коммерчески доступные версии ПЗС-датчиков появились в 1973 г. В свою очередь многофункциональная и энергосберегающая КМОП-технология стала широко применяться в различных устройствах памяти и обработки информации.

ЭФФЕКТ МАСШТАБА ПРОИЗВОДСТВА

ПЗС-устройства представляют собой специализированные микросхемы, предназначенные исключительно для «захвата» изображения. Микросхемы данного класса производятся на полупроводниковых фабриках, принадлежащих крупнейшим корпорациям – Sony, Sharp, Philips, Kodak, Matsushita и Fuji.

В отличие от ПЗС, область применения КМОП-устройств намного шире – от сложнейшей вычислительной техники до разнообразных изделий потребительской электроники.

КМОП-устройства изготавливаются по стандартному технологическому процессу в массовых количествах, и поэтому себестоимость их производства невысокая. Помимо дешевизны производства, КМОП-устройства в сравнении с ПЗС имеют ряд дополнительных преимуществ. Во-первых, архитектура КМОП позволяет расположить на одном кристалле процессор обработки изображения и аналого-цифровой преобразователь, что значительно снижает стоимость готового изделия. Во-вторых, геометрические размеры КМОП-датчиков значительно меньше ПЗС, так как в них не используется ряд дополнительных компонентов. И в-третьих, к достоинствам КМОП следует отнести их экономичность с точки зрения энергопотребления. Это делает КМОП-датчики более дешёвыми в эксплуатации.

Тем не менее в устройствах, где требуется получить высокое качество изображения, предпочтительнее использовать технологию ПЗС. ПЗС-датчики обладают большей светочувствительностью, широким динамическим диапазоном и меньшими шумами.

Следует заметить, что в последнее время КМОП-технология была значительно усовершенствована. Достижения в области сверхтонкой литографии и дальнейшая миниатюризация транзисторов в интегральных схемах позволили использовать в КМОП-устройствах более тонкие металлические проводники. Соответственно, увеличилась полезная поверхность кремниевого кристалла КМОП-датчика, на который падает свет. Это позволило увеличить его светочувствительность и уменьшить потребляемую мощность.

Всего несколько лет назад цифровые камеры, оснащённые КМОП-датчиками, обеспечивали посредственное качество снимков. Шумы были настолько заметны, что, например, ровные вертикальные кромки зданий на фотографии казались изогнутыми. Сегодня зеркальная фотокамера Cannon EOS 400D, оснащённая 10,1-мегапиксельным КМОП-датчиком, ничем не уступает по качеству изображения аналогичным камерам с дорогими ПЗС-датчиками. Вероятнее всего, в ближайшие годы как в любительских, так и в профессиональных камерах на смену ПЗС придут КМОП-




Рис. 5. Взаимодействие фотонов с кремнием

датчики. Технология ПЗС будет применяться ещё некоторое время в высшем ценовом сегменте и при узкоспециализированной съёмке.

КРЕМНИЙ

подавляющее большинство датчиков изображения созданы на основе кремния. Когда фотоны попадают на кристалл кремния, электроны кремния возбуждаются и разрушают ковалентную связь, удерживающую их в атоме. Количество высвободившихся электронов прямо пропорционально мощности светового потока. Основное отличие конструкций датчиков определяет технология считывания свободных электронов. Появление свободных электронов, точнее, электронно-дырочных пар, возможно, если фотоны обладают достаточной энергией, чтобы разрушить ковалентные связи в атомах кремния. Таким образом, энергия фотонов должна быть больше, чем запрещённая зона кремния – 1,1 эВ. Этот энергетический барьер преодолевают электромагнитные волны видимой части спектра (от 400 до 750 нм) и волны, близкие к инфракрасному спектру (до 1100 нм). Волны длиной менее 400 нм могут быть поглощены или отражены датчиком. В том случае, когда энергия фотонов меньше, чем ширина запрещённой зоны, а это происходит при длинах волн свыше 1100 нм, фотоны проходят сквозь кристалл кремния, не вызывая появления свободных электронов. По этой причине именно кремний используется для создания датчиков изображения (рис. 5).

В идеальных условиях существует прямая зависимость между фотонами и электронами, когда один фотон высвобождает один электрон. В таком случае мы говорим о 100%-квантовом выходе. В реальных условиях датчики изображений не столь эффективны. Для высвобождения одного электрона могут потребоваться несколько фотонов. Встречается и обратная си-



Рис. 6. Пиксели датчика изображения

туация, когда фотон невидимой области спектра высвобождает более одного электрона. Как только электроны высвобождены, они должны быть считаны датчиком. На этапе считывания также возникают потери, поэтому говорить о 100-% квантовой эффективности не приходится.

Существует ещё одно обстоятельство, которое влияет на квантовую эффективность. Это качество и чистота кремниевой подложки. Кристалл кремния выращивается, и от того, в каких условиях и как он выращивается, зависит его качество. Когда кристаллические решетки расположены в одном направлении, кремний обладает лучшей электропроводностью. Возможно, в будущем кремниевые пластины будут выращивать в космосе. Это позволит устранить негативное влияние силы тяжести, не позволяющее сформировать идеальную кристаллическую решетку.

Получение полупроводникового материала на основе кремния является сложной технологией, которая требует сверхчистого помещения и высокоточных операций. Особо прецизионным процессом является нанесение на кремниевую пластину фоторезистивной маски. Далее пластину подвергается световой и температурной обработке, ионному легированию, нанесению дополнительных слоёв и травлению. Легирование кремния повышает его электропроводность. В качестве примесей используются различные материалы. Так, например, бор, имеющий одним электроном меньше, создаёт в кри-

сталлической решётке «дырку». Полученный таким образом полупроводник называется полупроводником p-типа, или PMOS (positive metal-oxide semiconductor – положительный металло-оксидный полупроводник). С примесью фосфора, имеющего на один электрон больше, полупроводник становится полупроводником n-типа, или NMOS (negative metal-oxide semiconductor – отрицательный металло-оксидный полупроводник).

PMOS-полупроводники притягивают отрицательно заряженные частицы, а NMOS – отталкивают. Это взаимодействие определяет характер движения заряженных частиц в полупроводнике.

КМОП-датчики содержат пару транзисторов p- и n-типа. Специфика КМОП-устройств заключается в низком энергопотреблении в режиме ожидания и/или хранения логических уровней и высоком энергопотреблении при переключении из одного состояния в другое.

ПИКСЕЛЫ

Датчик изображения состоит из набора пикселей, которые представляют собой светочувствительные элементы. Обычно пиксели располагаются в узлах пересечения строк и столбцов в предполагаемой координатной сетке (см. рис. 6).

Структура пикселей зависит от типа датчика, но принцип их работы везде одинаков. Светочувствительная область пикселей, преобразовывающая полученные кванты света в электроны, называется фотодетектором. Электроны фотодетектора накапливаются в так называемом зарядовом колодце или потенциальной яме (см. рис. 7).

Величина заряда зависит от интенсивности света, падающего на поверхность фотодетектора. Соответственно, зарядовый колодец содержит некоторую часть информации об ис-

ходном изображении в виде электрического заряда.

Зарядовый колодец создаётся с помощью введения примесей в процессе производства датчика. Например, пиксел может обладать PMOS-колодцем на NMOS-подложке. Чем меньше количество примесей используется, тем больше разница потенциалов.

Строение пикселей КМОП-и ПЗС-матриц примерно одинаковое. Различия между данными типами матриц проявляются уже после того, как фотоны преобразуются в электроны. Необходимо отметить, что архитектура пикселей у различных производителей может быть разной. Например, в свое время компания Philips использовала нанесение тонкого слоя кремния с примесью мышьяка на светочувствительный элемент PMOS (легирование бором) для увеличения зарядной ёмкости пиксела.

МИКРОЛИНЗЫ

В случае использования фотопленки галоиды серебра, нанесённые на её полимерную основу, всегда реагируют на свет, независимо от угла падения света.

Пиксели матрицы светочувствительны только в области прямого или близкого к прямому углу падения света, где зарядовая ёмкость пиксела максимальна. Для коррекции угла падения света и увеличения светочувствительности над каждым пикселем матрицы устанавливается выпуклая миниатюрная линза (см. рис. 6). Микролинзы создаются нанесением резистивного материала на матрицу по сетке расположения пикселей. Затем сетка протравливается. При нагревании остатки материала оплавливаются и принимают куполообразную форму. Форма и характеристики микролинз зависят от толщины и свойств используемого резистивного материала.

Заметим, что микролинзы используются во многих, но не во всех датчиках изображения. Преимущество применения микролинз заключается в том, что при большой угловой чувствительности датчика можно использовать более компактную и, соответственно, более дешёвую оптическую систему объектива.

Таким образом, любой датчик изображения выполняет пять основных функций – поглощает кванты света, преобразует их в электрический за-




Рис. 7. Зарядовый колодец или потенциальная яма

ряд, накапливает электрический заряд, передает заряд и преобразует его в напряжение. Оба типа датчиков – КМОП и ПЗС – реализуют все эти пять функций. Первые три функции выполняются датчиками одинаково. Основное отличие датчиков КМОП и ПЗС состоит в технологии передачи заряда и в способе преобразования заряда в напряжение.

ПЗС-датчики

Прибор с зарядовой связью обеспечивает очень высокое качество изображения. Заметим, что результат совместной работы других компонентов камеры – оптики объектива, АЦП, процессора обработки изображения – также существенно влияет на качество получаемой цифровой фотографии. Прибор с зарядовой связью получил своё название по способу передачи заряда между зарядовыми колодцами и вывода заряда из матрицы. Заряды сдвигаются от одного горизонтального ряда пикселей к последующему горизонтальному ряду, сверху вниз построчно. Такая параллельная архитектура с верти-

кальными сдвиговыми регистрами используется для передачи зарядов. Заряды перемещаются «в связке». Когда перемещается одна из строчек зарядов, на освободившееся место передвигаются все заряды из строчки выше. Последняя строчка в самой нижней позиции представляет собой горизонтальный сдвиговый регистр. В этой строчке все заряды последовательно покидают датчик, при этом освобождается место для новой «связки» зарядов. Перед тем как покинуть ПЗС-датчик, заряд каждого пикселя усиливается, и на выходе генерируется аналоговый сигнал с различным напряжением. Далее этот сигнал пересылается на отдельный аналого-цифровой преобразователь (АЦП). На выходе АЦП формируется последовательность двоичных данных, представляющих строчку изображения, полученного датчиком. В отличие от оперативной памяти компьютера, где логическая единица либо ноль представлены наличием или отсутствием заряда, заряд на ПЗС сохраняется в аналоговом виде до тех пор, пока не преобразуется АЦП.

В связи с тем что ПЗС передаёт только электрический заряд, используя процесс зарядовой связи, который обладает низким сопротивлением и меньше подвержен помехам от других электронных компонентов, результирующий сигнал, как правило, содержит меньше шумов по сравнению с сигналом КМОП-датчиков. Тем не менее передача заряда не обладает 100-% эффективностью. Часть электронов теряется на пути между зарядовым колодцем и выходом датчика. Эффективность переноса заряда (charge transfer efficient – CTE) является одной из важнейших характеристик ПЗС-датчика.

Продолжение следует

ЛИТЕРАТУРА

1. Curtin D.P. Image sensors. www.shortcourses.com.
2. Grotta S.W. Anatomy of digital camera: Image sensors. www.extremetech.com.
3. KODAK CCD Primer #KCP-001, Charge-coupled device (CCD) Image Sensors. www.kodak.com.



Новости мира News of the World Новости мира

Органическая память на золотых наночастицах

Учёными ведутся поиски материалов для создания памяти с хорошими техническими характеристиками. Важным показателем является стоимость производства. Именно на этом параметре акцентируют внимание разработчики новой технологии.

Для создания образца памяти учёные применили наночастицы золота и органическое вещество пентацен, которое применяется в качестве полупроводника. Устройство имеет многослойную структуру. На кремниевый субстрат с проводимостью n-типа наносят 4,5-нм слой диоксида кремния, широко применяющегося в качестве подзатворного диэлектрика в современных транзисторах. Поверх него наносится слой пентацена с наночастицами золота. В качестве материала для электрода выбрано золото.

Наночастицы золота, которые представляют собой слой толщиной 3...5 нм, играют роль ячеек с хранением (запоминанием) заряда. Для получения «стройного» слоя наночастицы помещаются в соль лимонной кислоты. Роль полупроводникового материала берёт на себя пентацен.

Для тестирования образца памяти исследователи изучали зависимость её состояния от приложенного напряжения. При

подаче отрицательного напряжения носители положительного заряда с кремния инжектируются в слой пентацена и далее захватываются золотыми наночастицами. При подаче напряжения противоположного знака наночастицы дырки «отдают».

О сроках внедрения своего изобретения исследователи пока ничего не говорят. Возможно, это один из множества «мертворожденных» проектов. Учёные верят, что освоение новой технологии выведет на новый уровень молекулярную электронику.

physorg.com

Твёрдый метанол – решение проблемы безопасности топливных ячеек

На очередной выставке FC Expo 2007, посвящённой разработкам в области топливных ячеек, компания Kurita Water Industries представила новую версию своего твёрдого метанола.

Предыдущая версия требовала помещения гранул метанола в небольшое количество воды для осуществления контакта. Новая версия отличается отсутствием такого ограничения, что позволяет отказаться от дополнительных компонентов, отвечающих за водоснабжение. Для того чтобы запитать какое-либо устройство, нужно



лишь насыпать в ячейку гранулы, содержащие метанол. Такой метанол не является настолько опасным в применении по сравнению с жидким метанолом, а это позволяет использовать его даже во время авиaperелётов. Платить за это приходится вдвое меньшей ёмкостью батареи.

Теперь стоит задача воплотить эту усовершенствованную версию топливной ячейки в компактном съёмном картридже, который можно будет использовать в мобильных устройствах. Чтобы вывести технологию на рынок в 2007 или 2008 г., компания планирует сотрудничать с ведущими мировыми производителями мобильных устройств.

techon.nikkeibp.co.jp

Процессорные технологии и системные интерфейсы для современных приложений цифровой обработки сигналов

Николай Кольский (Москва)

В статье приведён обзор технологий для построения аппаратных платформ систем цифровой обработки сигналов. Значительное внимание уделено встраиваемым цифровым сигнальным процессорам, их сравнительному анализу и преимуществам по отношению к процессорам общего назначения. Оценивается место и роль современных процессоров общего назначения в системах ЦОС. Подробно рассмотрены системные интерфейсы для различных приложений.

Говоря о цифровой обработке сигналов (ЦОС/DSP), разработчики со стажем вспоминают прежде всего о цифровых сигнальных процессорах (ЦСП), которые часто делят на микросхемы общего применения (general-purpose DSP) и встраиваемые ЦСП (embedded DSP). Рынок последних примерно вдвое больше. Так, в 2005 г. объём рынка встраиваемых ЦСП составил \$14,3 млрд. при общем объёме рынка микросхем с процессорными ядрами для цифровой обработки сигналов \$22 млрд. Доминирование встраиваемых ЦСП обусловлено выходом приложений ЦОС на массовый потребительский рынок и развитием технологий проектирования и производства SoC- и заказных микросхем. Однако на потребительском рынке в последнее время наряду с ядрами «классических» ЦСП стали использовать и IP-ядра с архитектурами ARM и MIPS, которые обладают производительностью, позволяющей поддерживать ряд приложений ЦОС.

В последние несколько лет лидерами в производстве ЦСП являются компании Texas Instruments и Freescale Semiconductor, имеющие около 50 и 15% рынка соответственно, а также тройка компаний – Analog Devices, Philips Semiconductors, Agere Systems, доля рынка каждой из которых приближается к 10%. Микросхемы этих производителей доминируют при производстве компактных

мобильных устройств на базе технологий ЦОС. В то же время в стационарных встроённых системах ЦОС для военных приложений, промышленности и медицины с успехом применяются многоядерные многопроцессорные решения на базе процессоров общего назначения с архитектурами Intel, UltraSparc и PowerPC.

Ещё лет 10 назад ЦОС использовалась только для специальных целей. Гидро- и аэролокация, медицинская техника, научное приборостроение – вот, пожалуй, основные области, где применялась эта технология. Сегодня ЦОС вышла на широкий потребительский рынок, и связано это, прежде всего, с тем, что массовыми стали устройства беспроводной связи, растёт потребность в широкополосных каналах проводной связи для частных «цифровых» домов, цифровое мультимедиа внедряется как «народный» стиль развлечений, биометрия становится базовой технологией для идентификации личности в режиме реального времени.

Возросло значение ЦОС и на традиционных нишевых рынках. Цифровая обработка сигналов применяется в «интеллектуальной» локации, для решения задач электромагнитной разведки, управления, вычислений, обеспечения связи и наблюдения при использовании аппаратуры с синтезируемой апертурой, фазированных решёток, интеллектуальных

датчиков (в американских аббревиатурах – оборудование SIGINT, COMINT и ELINT), сонаров. Вырос объём гражданского рынка ЦОС для медицинского приборостроения и сейсморазведки.

ЦИФРОВЫЕ СИГНАЛЬНЫЕ ПРОЦЕССОРЫ КАК КЛАССИЧЕСКАЯ ПЛАТФОРМА ДЛЯ СИСТЕМ ЦОС

Упомянутые выше приложения реализуются с помощью математики фильтров, быстрого преобразования Фурье, векторной и матричной алгебры. Именно для выполнения математических алгоритмов и были придуманы цифровые сигнальные процессоры (ЦСП/DSP). По сравнению с процессорами общего назначения, эти «перемальватели» сигналов с момента своего появления имели специфические особенности работы с памятью, а именно возможность одновременного извлечения инструкций и данных из нескольких банков памяти. Эти процессоры имеют аппаратную поддержку умножения с накоплением за один цикл (модуль MAC/multiply-accumulate, появившийся впервые в 1982 в конструкции ЦСП TMS32010 Texas Instruments/TI), аппаратную поддержку проведения параллельных вычислений в виде дополнения модулей MAC модулями арифметико-логических устройств (arithmetic-logic unit или ALU), устройства сдвига (shifter), устройства быстрого расчёта адресов (address generation unit).

В качестве типичных примеров аппаратного параллелизма можно привести выдержки из описаний ядер ЦСП. В технической документации на микросхему TMS320C64x (TI) написано: «...ядро ЦСП C64x имеет... восемь функционально независимых

блоков – два умножающих устройства с разрешением 32 разряда и шесть арифметико-логических устройств (АЛУ)...». Для микросхемы ADSP-BF538/538F фирмы Analog Devices можно прочитать: «...ядро содержит два 16-разрядных блока умножения (MAC), два 32-разрядных АЛУ, одно 40-разрядное устройство сдвига... кроме того, реализованы четыре 8-разрядных видео-АЛУ, что позволяет производить параллельную обработку 8-разрядных данных...».

Ещё одной, уникальной до недавнего времени, особенностью ЦСП является использование специализированной периферии в виде буферизированных синхронных последовательных портов и контроллеров прямого доступа к памяти (ПДП/DMA).

Все упомянутые особенности конструкции «классического» ЦСП направлены на обеспечение ввода оцифрованного сигнального потока в вычислительную систему и быструю его обработку в режиме реального времени за счёт параллельных вычислений на основе достаточно простых алгоритмов и аппаратной поддержки этих вычислений.

ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ НА РЫНКЕ ЦОС

Массовый спрос на цифровую обработку сигналов сделал рынок этих технологий привлекательным для производителей процессоров общего назначения (ПОН/GPP). В качестве примера можно привести микросхемы, построенные на основе архитектуры Intel и PowerPC. Для проникновения на рынок ЦОС, по крайней мере, в части графических приложений, «держатели» этих процессорных архитектур дополнили их расширениями класса SIMD – Single Instruction, Multiple Data (технологии MMX у Intel и AltiVec в процессорах на основе архитектуры PowerPC).

Следующим этапом в адаптации ПОН к цифровой обработке сигналов, да и этапом повышения производительности систем на основе ЦСП, стали технологии многопроцессорности и многоядерности. Обе эти технологии являются естественным развитием приёмов распараллеливания вычислений за счёт аппа-

ратной поддержки. Если приложение допускает, можно добавить ещё один процессор на плату, ещё одну процессорную плату в систему. Переход на проектные нормы в 90 нм и меньше позволяет на кристалле одной микросхемы разместить несколько ядер и/или добавить в ядро ресурсы для запуска нескольких потоков приложений (технология MultiThreading).

Многоядерный процессор обладает рядом преимуществ. Это и более высокая производительность на единицу потребляемой мощности, и более полная загрузка аппаратных ресурсов процессора. Правда, операционная система и код приложения должны соответствовать дополнительным возможностям, предоставляемым многопроцессорной системой, с тем чтобы эти возможности были эффективно использованы.

На практике однопоточный высокопроизводительный процессор простаивает значительную часть своего рабочего времени из-за того, что обращения к внешней памяти в десятки раз медленнее, чем скорость работы процессора. В зависимости от качества программы простой может составлять от 30 до 75% рабочего времени при тактовой частоте ядра 500 МГц. Для того чтобы запустить ещё один программный поток, процессор должен иметь дополнительные аппаратные ресурсы, такие как программный счётчик, набор программируемых регистров и т.п. В случае, например, лицензируемого ядра MIPS32 34K, поддерживающего технологию многопоточных процессоров MultiThreading, добавление систем, занимающих 14% площади поверхности кристалла, увеличивает производительность процессора на 60% по сравнению с однопоточным аналогом. Ещё одной заготовкой для современного многопоточного процессора может послужить ядро S1, созданное компанией SimplyRISC на базе архитектуры UltraSparc T1 от Sun Microsystems.

Многопроцессорные же «конструкции» микросхем с числом ядер до четырёх сегодня можно строить, например, на основе лицензируемого ядра ARM11 MPCore, которое предлагается в виде единого конфигурируемого макроблока. Технологи-

гия симметричной многопроцессорности (symmetrical multiprocessing, или SMP) для ARM11 MPCore может быть реализована на основе стандартного компонента Linux, который можно скачать с сайта kernel.org.

Но технология многоядерности широко используется и производителями «классических» ЦСП. В качестве примера можно привести два недавно анонсированных цифровых сигнальных процессора Symphony DSP56720 и DSP56721 компании Freescale Semiconductor. Новые микросхемы производятся по 90-нм КМОП-технологии и построены на основе двухъядерных кристаллов с 24-разрядными вычислительными ядрами. Производительность каждого ядра составляет 200 MIPS, а рабочая тактовая частота – 200 МГц. Наличие у новых микросхем размещённой на кристалле памяти ROM объёмом 608 Килослов и памяти RAM объёмом 248 Килослов (речь идёт о 24-разрядных словах) позволяет эффективно проводить декодировку аудио (а именно для этих приложений и предназначены новые ЦСП) и некоторые постпроцессинговые операции без использования внешней памяти. При этом наличие интерфейса для работы с внешней памятью у микросхемы DSP56720 ещё больше расширяет её возможности. Контроллер ПДП (DMA) обеспечивает поддержку восьми каналов прямого доступа к памяти для каждого ядра, что является дополнительным источником повышения производительности работы и расширения полосы пропускания.

Несколько иным примером многоядерности ЦСП являются процессоры корпорации TI для недавно анонсированной платформы Texas Instruments DaVinci. Микросхемы содержат ядра TMS320C64+ и ARM926, что позволяет разделить функции ЦОС и управления. Особенности ядра TMS320C64x+ являются мегабайтная кэш-память второго уровня, поддержка интерфейса Gigabit Ethernet. Ядро характеризуется увеличенной на 20% производительностью и позволяет уменьшить объём кода на 20...30% по сравнению с ядром C64x предыдущего поколения. Высокая производительность ядра TMS320C64+ и гибкие возмож-




Рис. 1. Блок-схема процессора Cell BE

ности управления, реализуемые на основе ставшей стандартом де-факто архитектуры ARM, позволяют на базе платформы DaVinci создавать оборудование для самых различных приложений. Это видеотелефоны, телевизионные приставки с поддержкой IP-протокола, портативные медиаплееры, цифровые фотокамеры, автомобильные мультимедийные комплексы, охранные системы видеонаблюдения, медицинские системы, сетевые видеосистемы и многие другие устройства.

Последовательные интерфейсы для систем ЦОС

Важным дополнением к технологиям многоядерности и многопроцессорности является быстрый интерфейс, который обеспечивает нужную пропускную способность данных с низкими задержками. Перспективные интерфейсы для приложений ЦОС являются сегодня в большинстве своём последовательными.

В число «быстрых» системных интерфейсов с тактовой рабочей частотой до 8 МГц входят разработки компании Rambus. Компания AMD лицензировала у неё интерфейсы контроллеров DDR2, DDR3, FB-DIMM, PCI Express и XDR. Корпорация IBM заключила с Rambus лицензионное соглашение на использование интерфейсов FlexIO и XDR в многоядерном процессоре Cell BE (см. рис. 1), который воплотил в себе ряд технологий процессорного рынка для быстрых параллельных вычислений, востребованных в ЦОС.

Этот процессор имеет ядро PowerPC, «подключённое» к восьми специализированным ядрам ЦСП. Маркетологи Synergistic Processing Elements (SPE). По-русски это переводится достаточно тяжело: процессорные элементы, обеспечивающие синергетическое повышение производительности вычислений. Некоторые специалисты предлагают другую расшифровку этой аббревиатуры: SIMD processing elements (SPE), или

процессорные элементы, реализующие технологию SIMD. По своей архитектуре каждая ячейка Cell SPE представляет собой SIMD-процессор с парным запуском инструкций и локальной памятью 256 Кб. Большинство арифметических инструкций SPE работает со 128-битными векторами из четырёх 32-разрядных элементов. Эти небольшие векторные «компьютеры» подключаются друг к другу и к кэш-памяти L2 объёмом 512 Кб с помощью интерфейса element interface bus (EIB), который позволяет передавать 96 байт за цикл и обрабатывать более 100 запросов.

Элементы SPE работают как равноправные узлы сети (peers on the network). Они обмениваются данными с кэш-памятью L2 и главной памятью под управлением MIC-контроллера (memory interface controller), поддерживающего стандарт памяти Rambus XDR. На системном уровне обмен данными происходит под управлением контроллера BIC.

Центральное ядро процессора Cell построено по 64-разрядной архитектуре PowerPC и поддерживает технологии Altivec и Simultaneous Multi-Threading/SMT (симметричная многопоточность). Кэш-память L1 этого ядра имеет объём 32 Кб и соединяется с системной кэш-памятью L2 шиной, обеспечивающей передачу 32 байт за цикл между кэшами.

Кристалл процессора Cell включает 234 миллиона транзисторов, его площадь при производстве на основе технологического процесса с проектной нормой 90 нм равна 221 кв. мм.

В современных мультипроцессорных проектах ЦОС всё чаще используется последовательная шина Serial RapidIO/SRIO, которая обеспечивает скорость передачи данных до 10 Гбит/с. В технологии SRIO возможны соединения класса x1 (линия обслуживается одной парой передатчик – приёмник) и x4 (канал связи обслуживается четырьмя парами передатчик – приёмник). При этом для программиста линия x4 выглядит просто как более быстрый канал передачи. Теоретически линиями SRIO поддерживаются скорости передачи данных: 1,25, 2,5 и 3,125 Гбит/с, однако полезная нагрузка канала составляет 1, 2 и 2,5 Гбит/с, т.к. для «устойчивости» линии SRIO используется схема ко-

дирования 8-/10-бит, что добавляет к потоку данных 20% «избыточной» информации. Таким образом, для канала SRIO на основе соединения x4 для каждого из двух направлений реализуема скорость передачи данных 10 Гбит/с, а полная скорость передачи данных может составить 20 Гбит/с. Есть ещё потери на передачу служебной информации, однако при передаче больших блоков данных эффективная пропускная способность может достигать 98% от максимальной.

На основе интерфейса SRIO можно создавать сети с разными топологиями и с количеством сетевых элементов, достигающим 64 тыс. Уже упомянутая схема кодирования 8-/10-бит обеспечивает в таких сетях первый уровень защиты от ошибок при передаче данных. Следующим уровнем является проверка циклической контрольной суммы (технология CRC).

В число специальных функций интерфейса SRIO входит режим ПДП/DMA Direct IO, который позволяет записывать данные непосредственно в пространство памяти того

процессора, которому адресуется информация. Поддержка широковещательной передачи (multicast) обеспечивает отправку данных сразу к нескольким узлам. Интерфейс SRIO поддерживает передачу прерываний для сообщения процессорным узлам о событиях. Управление передачей с использованием иерархии приоритетов обеспечивает доставку важных данных даже в случае перегрузки сети. Аппаратно реализованный механизм повторной передачи данных позволяет гарантировать доставку данных без использования ресурсов процессора и необходимости создания программного стека.

Шина Serial RapidIO создана «старожилами» рынка ЦОС. Производители процессоров общего назначения, и в первую очередь Intel, предлагают для детерминированной высокоскоростной передачи больших объёмов данных интерфейсную технологию Advanced Switching Interconnect (ASI), в основе которой лежит опыт, накопленный в процессе разработки шины PCI Express (PCIe).

Архитектура интерфейса ASI позволяет создавать многоточечные коммутируемые каналы между равноправными узлами (peer-to-peer switched interconnect links) для передачи как непосредственно данных, так и служебной информации. В сети ASI возможна поддержка пакетов практически любой длины за счёт использования технологии Segmentation and Reassembly/SAR и предусмотрен режим надёжной передачи данных (reliable transport mechanism). Техника инкапсуляции пакетов позволяет передавать данные с небольшим количеством служебной информации и поддерживать перемещение по сети пакетов любого протокола. Всё это обеспечивает детерминированное поведение сети, маленькие задержки и управляемый джиттер.

Для потокового ввода данных от сенсоров в вычислительную систему на расстоянии до 10 км используется интерфейс Serial FPDP (ANSI/VITA 17.1), являющийся развитием стандарта параллельной передачи данных ANSI/VITA 17.0 Front Panel Data Port (FPDP). В дополнение к переда-

ДИСПЛЕИ СВЕРХВЫСОКОЙ ЯРКОСТИ



LITEMAX

- ЖК-дисплеи яркостью от 700 до 1600 нит
- Размеры по диагонали от 10,4 до 31,5"
- Разрешение до 1366x768 (WXGA)
- Угол обзора по вертикали и горизонтали 170°
- Модели для монтажа в панель управления и в настольном исполнении
- Поставляются ЖК-дисплеи со светодиодной подсветкой
- Возможна установка сенсорного экрана, защитного стекла

Хорошо под солнцем, если ты LiteMax!

Телефон: (495) 234-0636 • Факс: (495) 234-0640 • E-mail: info@prosoft.ru • Web: www.prosoft.ru

PROSOFT®




Рис. 2. Модуль B2-AMC компании BittWare

че 32-разрядных «слов» интерфейса FPDP, в технологии Serial FPDP предусматривается передача сигналов управления. Однако «избыточность» протокола данными управления не превышает 2%. Широкое использование в протоколе аппаратной, а не программной поддержки обеспечивает минимизацию загрузки центральных вычислительных ресурсов и небольшое время задержки. Интерфейс Serial FPDP поддерживает топологии цепи и кольца с единственным «мастером» и возможностью «широковещательной» (broadcast) передачи, а также кольцевую топологию с несколькими «мастерами».

ИСПОЛЬЗОВАНИЕ МИКРОСХЕМ ПЛИС В ОБОРУДОВАНИИ ЦОС

Широкий выбор инновационных интерфейсов, предлагаемых для современных систем ЦОС, породил решения, в которых нужная технология передачи данных конфигурируется на основе ПЛИС (FPGA). Так, в мезонинном модуле B2-AMC компании BittWare для обмена данными могут использоваться интерфейсы Serial RapidIO, PCI Express, Advanced Switching Interconnect, GigE или XAUI (10 GigE). Для этого на модуле установлена ПЛИС Altera Stratix II, которая позволяет сконфигурировать нужный тип интерфейса. Сам мезонин является типичной многопроцессорной конструкцией на основе четырёх цифровых сигнальных процессоров ADSP-TS201 TigerSHARC (см. рис. 2), что позволяет достигать производительности в 14,4 GFLOPs и 57,5 GOPS.

ПЛИС используются сегодня и для собственно цифровой обработки сигналов, и для совмещения функций ЦОС и управления. В качестве примера можно привести РМС/ХМС-модуль 7141-703 компании Pentek на основе ПЛИС Virtex-II Pro с двумя АЦП LTC2255 (14 бит/125 МГц). Новый модуль

ориентирован на приложения «программного» радио (Software Defined Radio или SDR). Аналоговые сигналы на высокой или промежуточной частоте поступают на вход и оцифровываются АЦП с последующей передачей цифрового потока в микросхему Virtex-II Pro, которая осуществляет обработку сигналов или их передачу в цепи преобразования. В качестве последних выступают цифровой четырёхканальный преобразователь переноса сигнала вниз по частоте (quad digital down-converter), цифровой преобразователь переноса сигнала вверх по частоте (digital up-converter) с ЦАП, память DDR SDRAM и шина PCI. Микросхема Virtex-II Pro используется также в качестве устройства управления всеми ресурсами нового модуля. Предустановленными функциями ПЛИС является мультиплексирование данных, выбор каналов, пакетирование, синхронизация, управление памятью SDRAM.

ОСОБЕННОСТИ СОВРЕМЕННЫХ ЦСП – ЭКОНОМНАЯ КОНСТРУКЦИЯ, БОЛЬШАЯ ПАМЯТЬ, ШИРОКИЙ НАБОР ИНТЕРФЕЙСОВ И УДОБСТВО ПРОГРАММИРОВАНИЯ

При массовом производстве электроники для потребительского рынка ПЛИС является более дорогой платформой, чем ЦСП. Массовое производство делает привлекательной даже «копеечную» экономию, не говоря уже об экономии в десятки раз. И здесь даже конструкция микросхем ЦСП общего применения подвергается тщательной ревизии на предмет снижения цены. Так, корпорация TI предложила для замены микросхем TMS320C641x на основе инновационного ядра TMS320C64x+ новые ЦСП TMS320C6454. ЦСП C6454 предлагаются в качестве замены микросхем C641x в тех приложениях, где требуется более мощная периферия при сохранении той же стоимости систем. Цифровые сигнальные процессоры TI TMS320C6454 имеют вдвое большие ресурсы памяти и полосу пропускания подсистемы ввода-вывода, чем у процессоров семейства TMS320C641x, 10 млн. которых уже продано приблизительно четырёх сотням заказчиков. В состав периферии C6454 наряду с MAC-контроллером Gigabit Ethernet вхо-

дит и шина PCI/66 МГц. Производительность микросхем TMS320C6454 равна производительности, достигнутой в ЦСП TMS320C6455, но стоит TMS320C6454 на четверть дешевле за счёт исключения интерфейсов UTOPIA и SRIO, сопроцессора Viterbi и Turbo-сoproцессора.

Новые ЦСП TMS320C6454 предназначены для использования в видео- и аудиоприложениях, телекоммуникационном оборудовании класса high-end, для создания инфраструктуры беспроводных коммуникаций. Новой областью применения ЦСП являются задачи управления, ранее возлагавшиеся исключительно на микроконтроллеры. В приложениях управления, в промышленности, автомобилестроении, энергетике важен широкий набор интерфейсов. В качестве примера новых ЦСП для этого рынка можно привести процессоры семейства Blackfin (ADSP BF531/532/533/534/535/536/537/538/538F/561), которые созданы на базе архитектуры MSA (Micro Signal Architecture). Процессоры предназначены для поддержки как задач ЦОС в режиме реального времени, так и функций управления. Эти новые микросхемы характеризуются большим набором интерфейсов, в числе которых имеется PCI, Ethernet, CAN, USB 1.1, UART, SPI, I²C, а также большим объёмом встроенной памяти SRAM.

Если порт PPI (Parallel Peripheral Interface) обеспечивает подключение устройств, в которых используется кодирование и декодирование видео, а также высокоскоростных микросхем АЦП и ЦАП, то шина CAN (Controller Area Network) со скоростью передачи данных до 1 Мбит/с и высокой помехоустойчивостью – типичный представитель промышленных и автомобильных интерфейсов.

Последним отличием современных ЦСП от их предшественников, на которое хочется обратить внимание, является поддержка высокоуровневого программирования, идущего на смену программированию на ассемблере. Современные приложения на порядки «объёмнее» тех программ ЦОС, что когда-то насчитывали сотни строк кода. А конкуренция на рынке накладывает высокие требования на скорость создания новых приложений.



Новости мира News of the World Новости мира


ИС для измерения электроэнергии

Компания Microchip представляет ИС для измерения электроэнергии MCP3909 и соответствующее базовое решение. MCP3909 состоит из двух аналого-цифровых дельта-сигма-преобразователей с разрешением 16 разрядов и опросом данных через SPI, а также активного мощного выхода. Погрешность измерений чипа составляет 0,1% (тип.) в динамическом диапазоне свыше 1000 : 1, причём он может применяться, согласно производителю, при потреблении 4 мА для многих одно- и трёхфазных счётчиков. Базовое решение для трёхфазного счётчика состоит из трёх ИС MCP3909 и отдельных микроконтроллеров PIC1 8F2520 и PIC1 8F4550 в модульном исполнении. PIC18F2520 выполняет в базовом решении все задачи расчёта мощности, тогда как PIC18F4550 предоставляет интерфейс USB для программного обеспечения. Программный пакет базового решения служит как для измерения активной и реактивной мощности, так и для эффективных значений тока и напряжения, а также для калибровки счётчика. Базовое решение должно появиться в марте 2007 г.

www.microchip.com

8-разрядный микроконтроллер и LIN-чип в одном корпусе

Фирма Atmel представила Multichip-модули ATA6602 и ATA6603, относящиеся к LIN-семейству производителя. Интегральные схемы построены как Multichip-модули, у которых в одном корпусе установлены без внутренних связей микроконтроллер (Atmels 8-Bit-AVR) и LIN SBC-чип (LIN-System-Basis). ATA6602 и ATA6603 содержат микроконтроллер, стабилизатор напряжения, а также LIN-трансивер и «сторожевую» схему, обеспечивая всю базовую функциональность LIN-узла. ATA6602 вклю-



чает в себя сертифицированный для автомобильной промышленности ATmega88 с 8 Кб Flash-памяти, тогда как сертифицированный для автомобильной промышленности ATA6603 ATmega168 имеет Flash-память 16 Кб. LIN-SBC в модулях содержат LIN-трансивер, расширенный стабилизатор напряжения и Watchdog-таймер. На стадии разработки могут использоваться Standard-AVR-инструменты фирмы Atmel. Сюда относятся AVR Studio, среда разработки (IDE) для записи AVR-приложения и для устранения ошибок. AVR Studio содержит ассемблер, а также симулятор, и поддерживает интеграцию предлагаемого в качестве Freeware компилятора GCC. Он может быть скачан бесплатно. Для On-Chip-отладки может использоваться AVR JTAGICE mkII. Имеется также LIN Protocol Handler. Дополнительно предоставляется бесплатная LIN-Software-библиотека для C-компиляторов GCC и IAR. Образцы LIN Multichip-модулей ATA6602/ATA6603 в корпусе QFN48 (7 × 7 мм) уже имеются.

www.atmel.com

Аудиоусилители класса D с выходной мощностью 1,7 Вт

Компания National Semiconductor представляет LM48510, первый продукт ряда аудиоусилителей класса D семейства Boomer, интегрированная технология преобразования которого избавляет от необходимости наличия внешнего Boost-преобразователя. LM48510 обеспечивает возможность разработки переносных приборов, которые при снижающемся напряжении батарей могут работать с неизменно высокой выходной мощностью.

LM48510 может при напряжении питания 3 В выдавать в длительном режиме мощность 1,2 Вт на нагрузку 8 Ом и 1,7 Вт на нагрузку 4 Ом в при THD+N (общий клир-фактор плюс искажения) менее 1%. Усилитель семейства Boomer имеет энергосберегающий Shutdown-режим и обладает выходом с защитой от короткого замыкания и перегрева. С помощью специальных схем подавляются помехи типа щелчков, которые могут возникать при включении и выключении или при переходе из обычного режима в Shutdown-режим и обратно. LM48510 можно сконфигурировать наружными средствами для независимой

регулировки усиления от различных источников.

www.national.com

High-Side-переключатели для автомобильной промышленности

Компания International Rectifier представила семейство защищённых High-Side-IPS (интеллектуальных переключателей мощности). Семейство IPS60xx было разработано для применения в автомобилях, в том числе в механизме переключения передач и трансмиссии, в схемах управления тяговым реле, схемах регулирования освещения, а также для щётчных моторов постоянного тока в системах регулировки положения сидений, стеклоподъёмников и стеклоочистителей. IPS6011 в корпусе D-Pak имеет максимальное сопротивление включения 14 мОм. В элементах семейства интегрированы мощные МОП-транзисторы со стандартными схемами защиты от перегрузки, перегрева, электростатических разрядов, а также активный ограничительный диод. С помощью встроенной схемы подкачки заряда элемент может осуществлять управление без дополнительных компонентов.



Серия имеет защиту против неправильной полярности батареи, которая в этом случае включает выходной МОП-транзистор. При этом практически весь ток блокируется так называемым Body-diode. Кроме того, эти элементы выдают диагностические сообщения на микроконтроллер, что позволяет выявлять основные дефекты, такие как обрыв и короткое замыкание. Все элементы соответствуют RoHS и сертифицированы по нормам Q100 для применения в автомобилях. Они могут поставляться в различных корпусах.

www.irf.com

Этап эволюции: переход с 8- на 32-разрядные системы как объективная реальность. Сравнительный анализ современных 8- и 32-разрядных микроконтроллеров

(часть 2)

Юрий Зобнин (Москва)

В этой части статьи выделены основные критерии целесообразности перехода на 32-разрядные микроконтроллеры, проведён сравнительный анализ 8- и 32-разрядных микроконтроллеров по каждому критерию. Приведены справочные данные по наиболее популярным 32-разрядным микроконтроллерам с ядром ARM7 ведущих мировых производителей.

ОСНОВНЫЕ КРИТЕРИИ ЦЕЛЕСООБРАЗНОСТИ ПЕРЕХОДА НА 32-РАЗЯРДНЫЕ МИКРОКОНТРОЛЛЕРЫ

Для принятия решения о переводе своих встраиваемых систем на 32-разрядную платформу необходимо провести сравнение 8- и 32-разрядных микроконтроллеров по следующим основным критериям:

- уровень функциональной интеграции микроконтроллеров;
- стоимость самого микроконтроллера;
- требования к производительности системы и проблемы реального времени;
- требования к энергопотреблению, режимы энергосбережения;
- возможность переноса программного обеспечения на новую платформу;
- доступность и качество средств разработки и отладки (интегрированных сред, компиляторов, отладчиков, программаторов).

Рассмотрим каждый из перечисленных критериев подробнее.

Уровень функциональной интеграции микроконтроллеров

Ещё несколько лет назад 8-разрядные микроконтроллеры были вне

конкуренции по уровню функциональной насыщенности. Многие представители семейств 8051, PIC, AVR давали разработчику возможность создать всю систему практически на единственном кристалле. В то же время 32-разрядные микропроцессоры представлялись некими монстрами. Для создания законченных систем на их основе требовалось довольно много внешних компонентов: тактовые генераторы, мониторы питания, микросхемы памяти и устройства ввода-вывода. Так было до тех пор, пока в дело не вступили компании – лидеры рынка 8-битных микроконтроллеров: Atmel, Philips, STMicroelectronics и другие. Сегодня уже можно с уверенностью сказать, что 32-разрядные микроконтроллеры не только не уступают, но зачастую и превосходят своих 8-разрядных собратьев по уровню функциональной интеграции. В качестве примера рассмотрим микроконтроллер LPC2148 компании NXP (Philips). Он имеет следующие основные характеристики и функциональные возможности:

- ядро ARM7TDMI-S с поддержкой 16-разрядного набора инструкций Thumb;
- максимальная тактовая частота – 60 МГц;

- FLASH объёмом 512 Кб со встроенной 128-битной шиной для ускорения доступа;
- внутрисистемное программирование FLASH (ISP/IAP). Полное стирание за 400 мс, запись 256 байт за 1 мс;
- ОЗУ объёмом 40 Кб;
- встроенные ресурсы JTAG эмулятора и трассировщика;
- интерфейс USB 2.0 Full Speed (12 МГц), 8 Кб ОЗУ для данных USB с доступом через канал прямого доступа к памяти (DMA);
- два десятиразрядных АЦП со временем преобразования 2,44 мкс на канал, 14 аналоговых входов;
- десятиразрядный ЦАП;
- два 32-разрядных таймера/счётчика (по четыре канала выборки и сравнения), модуль ШИМ (6 каналов), сторожевой таймер (WDT);
- часы реального времени с независимым питанием и тактовой частотой 32 кГц;
- универсальные последовательные каналы: два UART, два I2C, SPI и SSP с буферизированием и настройкой длины формата данных;
- векторный контроллер прерываний с программируемыми приоритетами и адресами векторов;
- встроенный умножитель частоты до 60 МГц с периодом стабилизации 100 мкс;
- интегрированный генератор для работы с кварцами 1...25 МГц;
- режимы энергосбережения Idle и Power-down;
- индивидуальное управление питанием периферийных устройств для оптимизации потребляемой энергии;




Рис. 3. Микроконтроллер LPC2148 компании NXP (Philips)

- детектор провала напряжения питания (BOD);
- встроенная система сброса по включению питания;
- единственный источник питания $3,3 \text{ В} \pm 10\%$;
- выводы, толерантные к напряжению 5 В.

Микросхема LPC2148 была выбрана в качестве примера достаточно произвольно, но, тем не менее, она даёт хорошее представление о функциональных возможностях современных 32-разрядных микроконтроллеров. Даже при беглом взгляде на структурную схему микроконтроллера, приведённую на рис. 3, видно, что он до боли напоминает привычный набор периферии, характерный для большинства 8-разрядных микроконтроллеров из

семейств 8051, AVR, PIC, HC08. Но редко в каком из 8-битных устройств можно обнаружить все перечисленные выше возможности, реализованные в одной микросхеме. Дополнительным преимуществом микроконтроллеров на базе ядра ARM перед такими семействами, как AVR, PIC, MSP430, является отсутствие монополии в разработке и производстве его разновидностей. Очевидно, что ни одна компания-производитель не способна предложить рынку столько вариантов микроконтроллеров, сколько могут это сделать более 60 компаний, уже приобретших лицензию на ядро ARM.

Фактически став промышленным стандартом, ядро ARM обеспечивает разработчику богатый выбор устройств с самыми широкими функци-

ональными возможностями, которые непрерывно расширяются благодаря вовлечению в процесс разработки и производства всё новых и новых полупроводниковых компаний.

Стоимость микроконтроллера

Буквально несколько лет назад понятия «32-разрядный микроконтроллер» и «низкая стоимость» были абсолютно несовместимыми. Цена на 32-разрядные устройства была на порядок больше по сравнению с ценой на 8-разрядные. Первую «брешь» в представлении о том, что 32-разрядные микроконтроллеры пригодны только для дорогих систем, «пробила» компания Atmel. В 2004 г. она выпустила на рынок семейство микроконтроллеров AT91SAM7S, цены на




Рис. 4. Работа векторного контроллера прерываний

которые начинались от нескольких долларов, т.е. напрямую конкурировали с ценами на 8-разрядные микросхемы. В 2005 г. компания Philips анонсировала выпуск микроконтроллеров LPC2101/02/03, нацеленных уже на рынок так называемых долларовых приложений – в оптовых количествах цена микроконтроллера LPC2101 составляет немногим больше одного доллара. В 2006 г. компания Luminary выпустила серию Stellaris LM3S1xx, которая имеет цену уже в пределах одного доллара. Отныне разница в стоимости уже не является определяющим фактором при выборе между 8- и 32-разрядным микроконтроллером. Цены на современные 32-разрядные микроконтроллеры вполне сопоставимы с ценами их 8-разрядных конкурентов.

Требования

к производительности системы и проблемы реального времени

Постоянное развитие рынка предъявляет растущие требования к встраиваемым системам. К примеру, обычная задача микроконтроллера, управляющего стиральной машиной, до недавнего времени сводилась к функциям конечного автомата на несколько состояний, управляемого небольшим количеством кнопок и индицирующего состояние устройства на нескольких светодиодах. Микро-

контроллеры в современных стиральных машинах уже должны напрямую управлять электроприводом, минимизируя расход электроэнергии, контролировать состав химикатов для уменьшения вредных выбросов, выводить информацию на графический дисплей и поддерживать сетевые коммуникации для общения со службами сервиса. Для решения совокупности подобных задач производительности 8-разрядных микроконтроллеров уже может быть недостаточно.

Очевидно, что по вычислительной мощности 32-разрядные микропроцессоры находятся вне конкуренции. Однако при выборе микроконтроллера для системы реального времени принципиально важна скорость его отклика на внешние события и, кроме того, детерминированность этой реакции – то есть время отклика должно находиться в достаточно узких временных пределах, независимо от состояния микроконтроллера в момент возникновения внешнего события. Удовлетворяют ли этим требованиям микроконтроллеры с ядром ARM?

Наибольший вклад в неопределённость реакции вносят такие элементы архитектуры, как сверхоперативная промежуточная память (кэш). Кэш повышает интегральную производительность микроконтроллера за счёт фоновой предварительной выборки инструкций и данных из относительно медленной памяти (например, FLASH) в очень быструю сверхоперативную память, способную работать на одной частоте с ядром микроконтроллера. Однако, в случае возникновения внешнего события в момент, когда кэш не содержит необходимой части программы обработки, реакция на событие может стать очень медленной, а само время реакции трудно прогнозируемым. Поэтому для систем с такими требованиями наибольшее распространение получили микроконтроллеры с ядрами ARM7TDMI, ARM7TDMI-S, которые не имеют кэш-памяти и по реакции на прерывания не отличаются от обычных 8-разрядных микроконтроллеров.

Для максимального удовлетворения требований реального времени разработчики микроконтроллеров предпринимают дополнительные меры повышения эффективности своих систем. Проиллюстрируем некоторые такие решения на примере

микроконтроллера AT91SAM7S компании Atmel.

Векторный контроллер прерываний

Ядро ARM7 имеет всего два внешних входа прерывания. Для систем реального времени этого явно недостаточно. Поэтому в состав микроконтроллера AT91SAM7S вводится дополнительный аппаратный модуль, называемый векторным контроллером прерываний, который обеспечивает переход на адрес обработки прерывания одного из 32 источников прерывания с помощью единственной команды перехода. Смысл его работы сводится к тому, что в состав контроллера входят 32 регистра адреса, в которые предварительно записываются адреса подпрограмм обработки для каждого из 32 возможных источников прерывания. При возникновении прерывания ядро ARM вызывает передачу управления на адрес, соответствующий внешнему прерыванию. По этому адресу располагается инструкция, которая считывает данные из контроллера прерываний, а контроллер в этот момент подставляет значение именно того регистра адреса, который соответствует возникшему прерыванию. Таким образом, микроконтроллер переходит сразу на программу обработки нужного прерывания, не используя ни единой дополнительной инструкции. Рисунок 4 иллюстрирует работу векторного контроллера прерываний.

Оптимизация доступа к портам ввода-вывода

Характерной задачей встраиваемых систем является манипулирование битами на портах ввода-вывода. Процедура изменения бита обычно подразумевает чтение всего слова, наложение битовой маски и запись нового значения слова обратно в порт. В RISC-процессорах такая операция производится одной командой, выполняющей неразрывный цикл «чтение–модификация–запись». Поскольку в архитектуре ARM нет команд, обеспечивающих такой цикл при обращении к памяти, манипуляция с битами может стать проблемой. При наличии многозадачности между моментами первоначального значения порта и записью его модифицированного значения может произойти прерывание, в ре-

зультате которого изменится текущее состояние порта. Для исключения такой ситуации необходимо запрещать прерывания перед каждой битовой процедурой. В этом случае потребуются выполнить такую последовательность инструкций:

```
MRS    r0,CPSR
;Запрет прерываний на уровне ядра
ORR    r0,r0,#(I_BIT OR _F_BIT)
MSR    CPSR,r0

LDR    r0,=PORT_ADDR
;Загрузка указателя
;адресом порта PORT_ADDR
LDR    r1,[r0]
;Чтение значения порта
ORR    r1,r1,#80
;Наложение маски
STR    r1,[r0]
;Запись результата в порт

MRS    r0,CPSR
;Разрешение прерываний
BIC    r0,r0,#(I_BIT OR _F_BIT)
MSR    CPSR,r0
```

Очевидно, что такая процедура чрезвычайно громоздка и медлительна. Поэтому для повышения эффективности работы с портами в ARM-микроконтроллерах применяется необычная для 8-разрядных микроконтроллеров структура порта. Каждый порт представлен в виде двух виртуальных регистров, один из которых служит только для установки битов, а другой – только для их сброса. В результате отпадает необходимость в предварительном чтении порта, запрете прерываний и вся процедура модификации бита выполняется одной инструкцией. Последовательность инструкций для этого случая выглядит таким образом:

```
LDR    r0,=PORT_ADDR
;Загрузка указателя
;адресом порта PORT_ADDR
MOV    r1,#80
;Загрузка маски бита в регистр
STR    r1,[r0,#PORT_SET_offset]
;Установка бита
;в регистре «установки», где
;PORT_SET_offset - смещение
;адреса регистра
;относительно PORT_ADDR
```

Вывод: микроконтроллеры с ядром ARM разрабатывались с учётом требований, предъявляемых системами

Таблица 4. Режимы энергопотребления различных микроконтроллеров согласно исследованию университета Беркли (США)

Производитель	Микроконтроллер	RAM, Кб	Flash, Кб	Активный режим, мА	Спящий режим, мА	Год выпуска
Atmel	AT90LS8535	0,5	8	5	15	1998
	Mega 128	4	128	8	20	2001
	Mega165/325/645	4	64	2,5	2	2004
General Instruments	PIC	0,025	0,5	19	1	1975
Microchip	PIC Modern	4	128	2,2	1	2002
	4004 4-bit	0,625	4	30	N/A	1971
	8051 8-bit Classic	0,5	32	30	5	1995
Philips	8051 16-bit	1	16	45	10	1996
	80C51 16-bit	2	60	15	3	2000
	HC05	0,5	32	6,6	90	1988
Motorola	HC08	2	32	8	100	1993
	HCS08	4	60	6,5	1	2003
	TSS400 4-bit	0,03	1	15	12	1974
Texas Instruments	MSP430F14x 16-bit	2	60	1,5	1	2000
	MSP430F16x 16-bit	10	48	2	1	2004
	AT91 ARM Thumb	256	1024	38	160	2004
Intel	XScale PXA27X	256	N/A	39	574	2004

Таблица 5. Дополнительные данные по режимам энергосбережения

Производитель	Микроконтроллер	RAM, Кб	Flash, Кб	Активный режим, мА	Спящий режим, пА	Год выпуска
NXP (Philips)	LPC2103, 10/70 МГц	8	32	7/41	7	2005
NXP (Philips)	LPC2148, 10/60 МГц	40	512	15/40	100	2005
Atmel	AT91SAM7S32/512, 55 МГц	64	512	60	60	2005

реального времени. Потенциальные проблемы эффективности выполнения программы, связанные с особенностями RISC-архитектуры, успешно решаются за счёт использования оригинальных аппаратных решений на уровне периферийных модулей.

Требования к энергопотреблению, режимы энергосбережения

Интересное исследование, касающееся режимов энергопотребления различных микроконтроллеров, было проведено группой разработчиков из университета Беркли (США) [1]. В их задачу входила разработка беспроводного датчика для исследовательских сетей. Автономное питание датчика накладывало жёсткие требования к энергопотреблению использованных микроконтроллеров. В табл. 4 приведены некоторые результаты этого исследования.

Более свежие данные по микроконтроллерам с ядром ARM7 представлены в табл. 5.

Данные, приведённые в таблицах, можно рассматривать только как ориентировочные, так как реальное потребление микроконтроллера зависит от комбинации многих факторов, которые трудно учитывать при анализе. Такими факторами являются: рабочая тактовая частота, объём памяти FLASH и ОЗУ, количество задействованных периферийных уст-

ройств, нагрузка на выходах портов. В качестве примера влияния компонентов системы на общее потребление в табл. 6 приведены данные из спецификации микроконтроллеров AT91SAM7S32/512 компании Atmel.

Однако, анализируя даже такие ориентировочные сведения, можно заметить основные тенденции: по мере снижения технологических норм производства полупроводников разрыв в потреблении энергии между 8/16-разрядными и 32-разрядными микропроцессорами быстро уменьшается. На сегодняшний день современные 32-разрядные микроконтроллеры с ядром ARM демонстрируют результаты, не уступающие популярным 8-битным микроконтроллерам из семейств 8051, HC08 и

Таблица 6. Влияние компонентов системы на потребление микроконтроллеров AT91SAM7S32/512

Периферия	Потребление, мА/МГц (тип.)
PIО-контроллер	12
USART	28
UDP	20
PWM	16
TWI	5
SPI	6
SSC	32
Таймеры	6
ARM7TDMI	160
Системная периферия (AT91SAM7S512/256/128)	190
Системная периферия (AT91SAM7S64/32/32)	140

даже таким относительно свежим изданием, как ATmega128. А проигрывают они только современным 8- и 16-разрядным микроконтроллерам, ли-

дером среди которых является семейство MSP430, специально разработанное для приложений, требующих минимального потребления.

Вывод: при принятии решения о замене классических 8-разрядных микроконтроллеров, микроконтроллеры ARM можно рассматривать как уст-

Таблица 7. Справочные данные на микроконтроллеры компании NXP

Микро-контроллер	Память, Кб				Таймеры		Интерфейсы					Число каналов АЦП (10 бит)	Число каналов ЦАП (10 бит)	Число I/O-выводов	Прерывания (внешн./уровни)	Внешняя шина	PLL	Частота, МГц (макс.)		Напряжение, В		Температурное исполнение	Тип корпуса
	FLASH	RAM	ISP/IAP	Защита памяти	Число таймеров*	Число PWM-каналов	USB	UART	I ² C	CAN	SPI							CPU	I/O				
Семейство LPC2800																							
LPC2888	1024	64	+/+		4		1(1)	1(2)	1(3)			5		79	30/16	+	+	60	1,8	3,3	F	TBGA180	
Семейство LPC2200																							
LPC2294	256	16	+/+		4	6		2	1	4	2	8		112	25(4)/16		+	60	1,8	3,3	H,J	LQFP144	
LPC2292	256	16	+/+		4	6		2	1	2	2	8		112	25(4)/16		+	60	1,8	3,3	F	LQFP144	
LPC2290		16			4	6		2	1	2	2	8		76	25(4)/16		+	60	1,8	3,3	F	LQFP144, TFPGA144	
LPC2220		64			4	6		2	1		2	8		76	16(4)/16		+	75	1,8	3,3	F	LQFP144, TFPGA144	
LPC2214	256	16	+/+		4	6		2	1		2	8		112	16(4)/16		+	60	1,8	3,3	F	LQFP144	
LPC2212	128	16	+/+		4	6		2	1		2	8		112	16(4)/16		+	60	1,8	3,3	F	LQFP144	
LPC2210		16			4	6		2	1		2	8		76	16(4)/16	+		60	1,8	3,3	F	LQFP144	
Семейство LPC2100																							
LPC2194	256	16	+/+	+	4	6		2	1	4	2	4		46	25(4)/16		+	60	1,8	3,3	H,J	LQFP64	
LPC2148	512	40	+/+	+	4	6	1	2	2		2	8+6	1	45	23(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2146	256	40	+/+	+	4	6	1	2	2		2	8+6	1	45	23(4)/16			60	3,3	3,3	F	LQFP64	
LPC2144	128	16	+/+	+	4	6	1	2	2		2	8+6	1	45	23(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2142	64	16	+/+	+	4	6	1	2	2		2	6	1	45	23(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2141	32	8	+/+	+	4	6	1	2	2		2	6		45	23(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2138	512	32	+/+	+	4	6		2	2		2	2x8	1	47	22(4)/16		+	60	3,3	3,3	F	LQFP64, HVQFN64	
LPC2136	256	32	+/+	+	4	6		2	2		2	2x8	1	47	22(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2134	128	16	+/+	+	4	6		2	2		2	2x8	1	47	22(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2132	64	16	+/+	+	4	6		2	2		2	8	1	47	22(4)/16		+	60	3,3	3,3	F	LQFP64, HVQFN64	
LPC2131	32	8	+/+	+	4	6		2	2		2	8		47	22(4)/16		+	60	3,3	3,3	F	LQFP64	
LPC2129	256	16	+/+	+	4	6		2	1	2	2	4		46	18(4)/16		+	60	1,8	3,3	F	LQFP64	
LPC2119	128	16	+/+	+	4	6		2	1	2	2	4		46	18(4)/16		+	60	1,8	3,3	F	LQFP64	
LPC2124	256	16	+/+	+	4	6		2	1		2	4		46	16(4)/16		+	60	1,8	3,3	F	LQFP64, HVQFN64	
LPC2114	128	16	+/+	+	4	6		2	1		2	4		46	16(4)/16		+	60	1,8	3,3	F	LQFP64	
LPC2106	128	64	+/+		4	6		2	1		1			32	16(3)/16		+	60	1,8	3,3	B,F	LQFP48	
LPC2105	128	32	+/+		4	6		2	1		1			32	16(3)/16		+	60	1,8	3,3	B	LQFP48	
LPC2104	128	16	+/+		4	6		2	1		1			32	16(3)/16		+	60	1,8	3,3	B	LQFP48	
LPC2103	32	8	+/+	+	6	14**		2	2		2	8		32	19(3)/16			70	1,8	3,3	F	LQFP48	
LPC2102	16	4	+/+		6	14**		2	2		2	8		32	19(3)/16		+	70	1,8	3,3	F	LQFP48	
LPC2101	8	2	+/+	+	6	14**		2	2		2	8		32	19(3)/16		+	70	1,8	3,3	F	LQFP48	

*Включая WatchDog-таймер и часы реального времени.

**Используются таймеры 0 – 3.

Таблица 8. Справочные данные на микроконтроллеры компании Atmel

Микро-контроллер	Flash, Кб	SRAM, Кб	Ethernet (MAC 10/100)	CAN	USB	UART	АЦП (10 бит)	Частота, МГц	PWM, каналов	I/O	PDC, каналов	SDRAM	Таймеров (16 бит)	RTT	SPI	SSC	TWI	MCU	Резонаторы	MMU/MPU	Тип корпуса
AT91SAM7A1	-	4	-	1	-	3	8	40	4	49	11	-	9	-	1	-	-	-	2	-	LQFP 144
AT91SAM7A2	-	16	-	4	-	2	16	30	4	57	10	-	10	-	1	-	-	-	2	-	LQFP 176
AT91SAM7A3	256	32	-	2	1	4	16	60	8	62	19	-	9	1	2	2	1	1	1	MPU	LQFP 100
AT91SAM7S128	128	32	-	-	1	3	8	55	4	32	11	-	3	1	1	1	1	-	1	-	QFN 64
AT91SAM7S256	256	64	-	-	1	3	8	55	4	32	11	-	3	1	1	1	1	-	1	-	LQFP 64
AT91SAM7S32	32	8	-	-	-	2	8	55	4	21	9	-	3	1	1	1	1	-	1	-	LQFP 48
AT91SAM7S321	32	8	-	-	1	2	8	55	4	32	11	-	3	1	1	1	1	-	1	-	QFN 64
AT91SAM7S64	64	16	-	-	1	3	8	55	4	32	11	-	3	1	1	1	1	-	1	-	LQFP 64
AT91SAM7SE256	256	32	-	-	1	3	8	48	4	88	11	1	3	1	1	1	1	-	1	MPU	LBGA 144
AT91SAM7SE32	32	8	-	-	1	3	8	48	4	32	11	1	3	1	1	1	1	-	1	MPU	LBGA 144
AT91SAM7SE512	512	32	-	-	1	3	8	48	4	88	11	1	3	1	1	1	1	-	1	MPU	LBGA 144
AT91SAM7X128	128	32	1	1	1	3	8	55	4	60	11	-	3	1	2	1	1	-	1	-	LQFP 100
AT91SAM7X256	256	64	1	1	1	3	8	55	4	60	11	-	3	1	2	1	1	-	1	-	LQFP 100
AT91SAM7XC128	128	32	1	1	1	3	8	55	4	60	11	-	3	1	2	1	1	-	1	-	LQFP 100
AT91SAM7XC256	256	64	1	1	1	3	8	55	4	60	11	-	3	1	2	1	1	-	1	-	LQFP 100

Таблица 9. Справочные данные на микроконтроллеры компании STMicroelectronics

Микроконтроллер	Память, Кб		Защита памяти	Входы АЦП, число × разрядов	Таймеры		Интерфейсы	Число входов/выходов (силовых)	Питание, В	Тип корпуса	Примечания
	FLASH	RAM			число × разрядов (IC/OC/PWM)	Другие					
STR711FR0	64+16	16		4 × 12		WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/USB	30 (0)	3,0...3,6	LQFP64/BGA64	50 МГц, 16 Кб data flash
STR712FR0	64+16	16		4 × 12	4 × 16 (5/5/3)	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN	32 (0)	3,0...3,6	LQFP64/BGA64	
STR715FR0	64+16	16		4 × 12		WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC	32 (0)	3,0...3,6	LQFP64/BGA64	
STR751FR0	64+16	16		11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART/USB	38 (7)	3,0...3,6	LQFP64	60 МГц, 16 Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR752FR0	64+16	16		11 × 10	5 × 16 (5/5/11)	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64	
STR755FR0	64+16	16		11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64	
STR711FR1	128+16	32		4 × 12	4 × 16	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/USB	30 (0)	3,0...3,6	LQFP64/BGA64	50 МГц, 16 Кб data flash
STR712FR1	128+16	32	+	4 × 12	(5/5/3)	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN	32 (0)	3,0...3,6	LQFP64/BGA64	
STR751FR1	128+16	16	+	11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART/USB	38 (7)	3,0...3,6	LQFP64	60 МГц, 16Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR752FR1	128+16	16	+	11 × 10	5 × 16 (5/5/11)	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64	
STR755FR1	128+16	16	+	11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64	
STR711FR2	256+16	64	+	4 × 12	4 × 16	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/USB	30 (0)	3,0...3,6	LQFP64/BGA64	50 МГц, 16 Кб data flash
STR712FR2	256+16	64	+	4 × 12	(5/5/3)	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN	32 (0)	3,0...3,6	LQFP64/BGA64	
STR751FR2	256+16	16	+	11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART/USB	38 (7)	3,0...3,6	LQFP64/BGA64	60 МГц, 16Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR752FR2	256+16	16	+	11 × 10	5 × 16 (6/6/12)	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64/BGA64	
STR755FR2	256+16	16	+	11 × 10		WDG, RTC	2xSSP/I ² C/3xHS-UART	38 (7)	3,0...3,6 или 4,5...5,5	LQFP64/BGA64	
STR731FV0	64	16	+	12 × 10	15 × 16	WDG, RTC	3xSPI/2xI ² C/4xUART/3xCAN	72 (0)	4,5...5,5	LQFP100	36 МГц, 16xDMA channels, on-chip RC oscillator
STR736FV0	64	16	+	12 × 10	(12/12/12)	WDG, RTC	3xSPI/2xI ² C/4xUART	72 (0)	4,5...5,5	LQFP100	
STR750FV0	64+16	16	+	16 × 10	5 × 16	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN/USB	72 (9)	3,0...3,6 или 4,5...5,5 (без USB)	LQFP100	60 МГц, 16Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR755FV0	64+16	16	+	16 × 10	(6/6/12)	WDG, RTC	2xSSP/I ² C/3xHS-UART	72 (9)	3,0...3,6 или 4,5...5,5	LQFP100	
STR731FV1	128	16	+	12 × 10	15 × 16	WDG, RTC	3xSPI/2xI ² C/4xUART/3xCAN	72 (0)	4,5...5,5	LQFP100	36 МГц, 16xDMA, RC-генератор
STR736FV1	128	16	+	12 × 10	(12/12/12)	WDG, RTC	3xSPI/2xI ² C/4xUART	72 (0)	4,5...5,5	LQFP100	
STR750FV1	128+16	16		16 × 10	15 × 16	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN/USB	72 (9)	3,0...3,6 или 4,5...5,5 (без USB)	LQFP100/BGA100	60 МГц, 16Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR755FV1	128+16	16		16 × 10	(6/6/12)	WDG, RTC	2xSSP/I ² C/3xHS-UART	72 (9)	3,0...3,6 или 4,5...5,5	LQFP100	
STR731FV2	256	16		12 × 10	15 × 16	WDG, RTC	3xSPI/2xI ² C/4xUART/3xCAN	72 (0)	4,5...5,5	LQFP100	36 МГц, 16xDMA channels, RC-генератор
STR736FV2	256	16	+	12 × 10	(12/12/12)	WDG, RTC	3xSPI/2xI ² C/4xUART	72 (0)	4,5...5,5	LQFP100	
STR750FV2	256+16	16		16 × 10	5 × 16	WDG, RTC	2xSSP/I ² C/3xHS-UART/CAN/USB	72 (9)	3,0...3,6 или 4,5...5,5 (без USB)	LQFP100/BGA100	60 МГц, 16Кб data flash, 4xDMA, AWU, SMI, RC-генератор, ШИМ для управления электродвигателем
STR755FV2	256+16	16	+	16 × 10	(6/6/12)	WDG, RTC	2xSSP/I ² C/3xHS-UART	72 (9)	3,0...3,6 или 4,5...5,5	LQFP100/BGA100	
STR710RZ		64		4 × 12	4 × 16	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN/USB	48 (8)	3,0...3,6	LFBGA144/LQFP144	50 МГц, интерфейс внешней памяти
STR710FZ1	128+16	32		4 × 12	(5/5/3)	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN/USB	48 (8)	3,0...3,6	LFBGA144/LQFP144	50 МГц, 16 Кб data flash, интерфейс внешней памяти
STR730FZ1	128	16		16 × 10	19 × 16	WDG, RTC	3xSPI/2xI ² C/4xUART/3xCAN	112 (0)	4,5...5,5	LFBGA144/LQFP144	36 МГц, 16xDMA channels, RC-генератор
STR735FZ1	128	16		16 × 10	(20/20/16)	WDG, RTC	3xSPI/2xI ² C/4xUART	112 (0)	4,5...5,5	LFBGA144/LQFP144	
STR710FZ2	256+16	64		4 × 12	4 × 16 (5/5/3)	WDG, RTC	2xSPI/2xI ² C/4xUART/HDL/SC/CAN/USB	48 (8)	3,0...3,6	LFBGA144/LQFP144	50 МГц, 16 Кб data flash, интерфейс внешней памяти
STR730FZ2	256	16		16 × 10	19 × 16	WDG, RTC	3xSPI/2xI ² C/4xUART/3xCAN	112 (0)	4,5...5,5	LFBGA144/LQFP144	36 МГц, 16xDMA channels, RC-генератор
STR735FZ2	256	16		16 × 10	(20/20/16)	WDG, RTC	3xSPI/2xI ² C/4xUART	112 (0)	4,5...5,5	LFBGA144/LQFP144	

ройства с аналогичными параметрами энергопотребления. Рассматривать другие варианты в качестве альтернативы имеет смысл только при чрезвычайно жёстких требованиях к энергопотреблению. Для таких случаев можно подобрать 8- или 16-разрядный микроконтроллер, заметно превосходящий по показателю энергопотребления любой из микроконтроллеров ARM. Таким образом, требования к экономии энергии являются

наиболее критичными по отношению к 32-разрядным микроконтроллерам.

ПОПУЛЯРНЫЕ МИКРОКОНТРОЛЛЕРЫ С ЯДРОМ ARM7 ДЛЯ СИСТЕМ РЕАЛЬНОГО ВРЕМЕНИ. СПРАВОЧНЫЕ ДАННЫЕ МИКРОКОНТРОЛЛЕРЫ КОМПАНИИ NXP (БЫВАША PHILIPS)

Серия микроконтроллеров LPC2000 разработана на базе ядра ARM7TDMI-S.

Микроконтроллеры способны работать на частотах до 75 МГц, сочетая высокую производительность и низкое энергопотребление (см. табл. 7). Микросхемы имеют «на борту» память FLASH до 1 Мб, ОЗУ до 64 Кб, широкий набор периферийных устройств: всевозможные последовательные каналы, включая USB и CAN, десятиразрядные аналого-цифровые и цифро-аналоговые преобразователи, встроенные умножители

частоты, часы реального времени, таймеры, универсальные порты ввода-вывода. Контроллеры поставляются в различных вариантах корпусов – от компактных 48-выводных для систем с памятью на кристалле, до мощных 144 – 180-выводных с возможностью доступа к внешней шине.

Микроконтроллеры компании Atmel

Серия микроконтроллеров SAM7 разработана на базе ядра ARM7TDMI. Микроконтроллеры Atmel напрямую конкурируют с семейством LPC2000 компании NXP (Philips). Они имеют близкий по составу набор периферийных устройств, FLASH и ОЗУ. Среди отличительных особенностей можно выделить наличие блока прямого доступа к памяти (DMA), значительно ускоряющего обмен данными между периферийными устройствами и памятью, наличие расширенного контроллера прерываний, бога-

тый выбор коммуникационных каналов, среди которых USB, Ethernet, SPI, USART и т.д. (см. табл. 8).

Микроконтроллеры компании STMicroelectronics

Микроконтроллеры на базе ядра ARM7TDMI компании STMicroelectronics представлены сериями STR710, STR730, STR750 (см. табл. 9). Они имеют богатый выбор периферийных устройств, FLASH и оперативной памяти. В качестве особенностей можно выделить развитые коммуникационные возможности, 12-разрядные аналого-цифровые преобразователи, толерантность портов ввода-вывода к напряжению 5 В.

Микроконтроллеры компании Texas Instruments

Семейство TMS470 разработано на базе ядра ARM7TDMI. Характерной особенностью этих микроконтроллеров является наличие в составе периферии так называемого супертай-

мера (High-end Timer – HET). Этот таймер представляет собой аппаратный сопроцессор, который имеет собственный набор инструкций, позволяющий управлять 32 линиями ввода-вывода микроконтроллера независимо от состояния ядра ARM7. Контроллером поддерживаются функции выборки, сравнения, широко-импульсной модуляции и общего ввода-вывода (см. табл. 10). В остальном представители семейства TMS470 аналогичны по своим функциональным возможностям микроконтроллерам других компаний.

Микроконтроллеры компании Analog Devices

Микроконтроллеры на базе ядра ARM7TDMI компании Analog Devices представлены семейством MicroConverter®. Компания традиционно специализируется на прецизионном аналого-цифровом и цифро-аналогом преобразовании сигналов, поэтому основной особенностью ука-

Таблица 10. Справочные данные на микроконтроллеры компании Texas Instruments

Микроконтроллер	Частота, МГц	Память			Периферия				Температурный диапазон, °С	I/O 3,3 В	LQFP (выводы)
		Flash/ROM, Кб	RAM, Кб	High-End-таймер	Mib АЦП, канал/бит	SPI/SCI	CAN	Дополнительно			
TMS470R1A64 [1]	48	64/64	8	13	8/10	2/2	с	--	-40...+125	40	80
TMS470R1A128 [1]	48	128/128	8	16	16/10	2/2	с	--	-40...+125	50	100
TMS470R1A256 [1]	48	256/256	12	16	16/10	2/2	с	--	-40...+125	50	100
TMS470R1A288	48	288	16	12	12/10	2/2	2xSCC	MSM, 3x I ² C, DMA, EBM	-40...+125	93	100/144
TMS470R1A384	48	384	32	12	12/10	2/2	2xSCC	3xI ² C, DMA, EBM	-40...+125	94	100/144
TMS470R1B512	60	512	32	32	16/10	3/2	2xHECC	DMA	-40...+125	87	144
TMS470R1B768	60	768	48	32	16/10	5/2	3xHECC	DMA	-40...+125	87	144
TMS470R1B1M	60	1024	64	12	12/10	2/3	2xHECC	5xDMA, EBM, MSM	-40...+85	93	144

Таблица 11. Справочные данные на микроконтроллеры компании Analog Devices

Микроконтроллер	Быстродействие, MIPS	Flash, Кб	SRAM, байт	GPIO, выводов	Разрешение, бит	Скорость АЦП, КSPS	АЦП, каналов	Выходов ЦАП (12 бит)	Прочее
ADUC7019	40	62	8192	14	12	1000	5	3	-
ADUC7020	40	62	8192	14	12	1000	5	4	-
ADUC7021	40	62	8192	13	12	1000	8	2	-
ADUC7022	40	62	8192	13	12	1000	10	-	-
ADUC7024	40	62	8192	30	12	1000	10	2	ШИМ
ADUC7025	40	62	8192	30	12	1000	12	-	ШИМ
ADUC7026	40	62	8192	40	12	1000	12	4	ШИМ
ADUC7027	40	62	8192	40	12	1000	16	-	ШИМ
ADUC7128	40	126	8192	28	12	1000	10	-	ЦАП 10 бит, ШИМ

Таблица 12. Справочные данные на микроконтроллеры компании OKI

Микроконтроллер	Ядро	Напряжение (Vdd), В	Частота, МГц	Flash, Кб	RAM, Кб	Периферия							Тип корпуса
						Таймеры	GPIO	АЦП	USB		I ² C	UART	
ML675050	ARM7 32-бит MCU	3,3/1,5	64	-	До 30	+	62	+	USB 2.0 Host, USB 2.0 Device V	+	+	+	176 LQFP, 176 LFBGA
ML6704050	ARM7 32-бит MCU	3,3/2,5; 2,5/2,5	33,33	64	16	+	108	+	-	+	+	+	144 LQFP
ML6704051	ARM7 32-бит MCU	3,3/2,5; 2,5/2,5	33,33	128	16	+	108	+	-	+	+	+	144 LQFP
ML6704060	ARM7 32-бит MCU	3,3/2,5; 2,5/2,5	33,33	64	16	+	40	+	-	+	+	+	64 WCSP, 64 TQFP, 84 LFBGA
ML6704061	ARM7 32-бит MCU	3,3/2,5; 2,5/2,5	33,33	128	16	+	40	+	-	+	+	+	64 WCSP, 64 TQFP, 84 LFBGA

занных микроконтроллеров является наличие 12-разрядных АЦП и ЦАП в составе периферийных устройств (см. табл. 11).

Микроконтроллеры компании OKI

Компания предлагает своё семейство микроконтроллеров общего назначения на базе ядра ARM7TDMI. Эти микроконтроллеры обладают достаточно развитым набором функциональных возможностей. Они не име-

ют каких-либо выдающихся характеристик, но являются дополнительным примером высокой популярности ядра ARM7 на мировом рынке микроконтроллеров (см. табл. 12).

ЛИТЕРАТУРА

1. Polastre J., Szweczyk R., Culler D. Computer Science Department. Univ. of California, Berkeley. Berkeley, CA 94720. <http://www.moteiv.com/products/docs/an002-telos.pdf>.


2. Staroverov K.C. Сравнительный анализ микроконтроллеров с ядром ARM. star@set-micro.com.
3. Wilbrink J. Facilitation the Migration from 8-bit to 32-bit Microcontrollers. ECE, February, 2005.
4. <http://www.arm.com>, <http://www.nxp.com>, <http://www.atmel.com>, <http://mcu.st.com>, <http://www.analog.com>, <http://www.ti.com>, <http://www2.okisemi.com>.



Новости мира News of the World Новости мира

Serial EEPROM от STMicroelectronics

Компания STMicroelectronics производит M24M01, элемент памяти Serial EEPROM ёмкостью 1 Мбит. В соответствии со спецификацией I²C, элемент M24M01 поддерживает тактовые частоты от 100 до 400 кГц и пригоден для диапазона рабочих напряжений от 1,8 до 5,5 В. При организации 128 Кбит × 8 компонент поддерживает побайтовый и постраничный режимы записи с временем записи 256 байтов менее чем за 5 мс. Срок хранения данных более 40 лет, а количество циклов записи превы-



шает миллион. Температурный рабочий диапазон составляет -40...+85°C. Микросхема M24M01 уже сейчас поставляется образцами в корпусах SO8N и SO8W, отвечающих требованиям RoHS. Начало массового производства запланировано на 2007 г. Уже вскоре ST намеревается выпускать аналогичный продукт, а именно 1-Мбит EEPROM с SPI-шиной.

www.st.com

Трёхосный цифровой акселерометр

Акселерометр SMB380 фирмы Bosch Sensortec предназначен для таких приложений, как интерфейсы человек-машина, системы определения состояния свободного падения, а также для мобильных маломощных приложений. Размеры составляют 3 × 3 × 0,9 мм. С помощью этого акселерометра осуществляется определение профиля движения системы. Помимо все-

го акселерометр с помощью логики прерываний системы вызывает её соответствующую реакцию. Логика датчика позволяет при этом с помощью программируемого Interrupt-вывода так конфигурировать его, что будут детектироваться высокие или низкие пороговые значения ускорения или измеряться очень медленные движения. Элемент генерирует цифровой 10-разрядный выходной сигнал, выдаваемый через последовательный интерфейс, который может конфигурироваться в режиме I²C или SPI. Дополнительно имеется сигнал прерывания, с помощью которого могут устанавливаться диапазоны измерений ±2g, ±4g и ±8g. Потребление SMB380 составляет 1 мкА в режиме Standby и менее чем 200 мкА в рабочем режиме.

www.bosch-sensortec.com

FPGA в корпусе Micro-BGA

Компания QuickLogic Европа поставляет элементы FPGA в корпусах BGA размером 6 × 6 мм и 8 × 8 мм. Сюда относятся серии продуктов FPGA PolarPro и Eclipse II. Элементы серии PolarPro в корпусах BGA 8 × 8 мм содержат от 75 000 до 300 000 логических вентиляей. Элементы серии Eclipse II в корпусах BGA могут поставляться в двух вариантах: элемент с 190 000 вентиляей в корпусе 8 × 8 мм и элемент с 64 000 вентиляей в корпусе 6 × 6 мм.




Элементы PolarPro и Eclipse II в корпусах BGA поддерживаются программным обеспечением разработки QuickWorks 9.8.2, а также System General Programmiersoftware.

<http://www.ru.channel-e.de>

Новое поколение 1,75-микронных сенсоров от Micron

Компания Micron Technology выпустила новую линейку КМОП-видеосенсоров, предназначенных для использования в мобильных телефонах. Сенсоры являются вторым поколением решений с диаметром пиксела 1,75 микрон, пришедшими на смену 2,2-микронным образцам. Основное преимущество 1,75-микронной технологии – небольшой размер и меньшее энергопотребление изготавливаемых сенсоров.

Ожидается, что указанные сенсоры будут поставляться на рынок в 1,3-, 3- или 5-мегапиксельных вариантах для использования в моделях сотовых телефонов бюджетного, mainstream- и high-end-классов соответственно. Ведущая 5-мегапиксельная модель MT9P012 позволяет снимать видео с разрешением 720 точек и скоростью 60 кадров/с или с разрешением 1080 точек и скоростью до 30 кадров/с. Трёхмегапиксельная модель MT9T013 обладает стан-



дартными для мобильных сенсоров размерами 1/4 дюйма и способна снимать видео в VGA-разрешении со скоростью до 30 кадров/с. Основным достоинством 1,3-мегапиксельного сенсора MT9M113 являются его малые размеры – всего 1/6 дюйма, что позволяет использовать его в набирающих популярность ультратонких мобильных аппаратах. 5- и 3-мегапиксельные сенсоры начнут отгружаться во втором квартале 2007 г., 1,3-мегапиксельные – уже в конце первого квартала.

[eetimes.com](http://www.eetimes.com)

Восьмиразрядные микроконтроллеры компании Freescale Semiconductor в корпусах с малым числом выводов

(часть 2)

Татьяна Ремизевич, Александр Гришин (Москва)

В первой части статьи была рассмотрена номенклатура и технические характеристики 8-разрядных МК в корпусах с малым числом выводов. Однако выбор маловыводного МК для конкретного проекта определяется не только его производительностью, но и качеством периферийных модулей. В данной статье мы рассмотрим таймерные модули в составе рассматриваемых МК, а также пример применения маловыводного МК для управления автономным дизельным агрегатом.

Подсистема реального времени

Анализируя таблицу технических характеристик рассматриваемых МК (табл. 1), можно заметить, что они обладают в общей сложности пятью модулями таймеров. Это простейшие модули меток реального времени RTI и AWU, модуль упрощённого таймера MTIM и два полнофункциональных процессора событий TIM и TPM. Кроме того, все рассматриваемые МК имеют в своём составе модуль тактирования ICS с внутренним задающим генератором и модуль сторожевого таймера COP.

Особенностью подсистем синхронизации рассматриваемых МК является использование внутреннего задающего генератора. Таким образом, подсоединение внешних времязадающих элементов не требуется и тем самым экономятся выводы корпуса МК. Рассматриваемые МК обладают тремя типами модулей внутреннего тактирования ICS (Internal Clock Source).

Все рассматриваемые МК с процессорным ядром HC08 (модели HC908QB4/QB8, HC908QT1A/QT2A/QT4A, HC908QY1A/QY2A/QY4A) имеют возможность тактирования от одного из четырёх источников:

- внутренний генератор с программно выбираемой частотой систем-

ной шины: 1, 2 или 3,2 МГц. Точность установления частоты генератора без специальной подстройки составляет $\pm 25\%$, при использовании алгоритма подстройки точность составит $\pm 0,4\%$, при этом в полном диапазоне температур гарантируется стабильность частоты шины в пределах $\pm 5\%$;

- внешний кварцевый резонатор с внутренней цепью генератора, при этом возможен программный выбор трёх диапазонов частоты резонатора: 32...100 кГц, 1...8 МГц, 8...32 МГц;
- внутренний генератор с внешней R-цепью (конденсатор С времязадающей цепи – встроенный);
- внешний генератор.

Кроме того, модуль AWU в составе этих МК имеет собственный генератор 32 кГц с невысокой стабильностью.

МК с процессорным ядром RS08 (модели MC9RS08KA1/KA2) и MC9S08QD4 могут тактироваться только от внутреннего источника генератора с частотой 32 кГц $\pm 25\%$. Этот генератор используется в качестве опорного для умножителя частоты с постоянным коэффициентом 512. В результате частота системной шины составит 8...10 МГц. При использовании алгоритма подстройки точность установления будет составлять 8 МГц $\pm 0,2\%$, при этом в полном

диапазоне изменения температур и напряжения питания гарантируется стабильность частоты шины в пределах $\pm 2\%$. Для синхронизации процессорного ядра и периферийных модулей может быть программно выбран один из двух источников: непосредственно генератор 32 кГц или умножитель частоты с программируемым коэффициентом деления 1, 2, 4 или 8. Обратите внимание, что отклонение частоты тактирования для рассматриваемых МК вдвое меньше, чем для МК с процессорным ядром HC08.

И, наконец, модуль тактирования МК типа MC9S08QG4/QG8. По техническим характеристикам он практически не отличается от модуля МК типа RS08, однако обладает возможностью подключения в качестве опорного сигнала умножителя частоты внешнего генератора.

Перейдём к рассмотрению собственно таймерных модулей. Основные технические характеристики модулей таймеров в составе 8-разрядных МК семейства HC08/HCS08/RS08 представлены в таблице 2.

Модуль упрощённого таймера MTIM (Modulo Timer) представляет собой свободно считающий 8-разрядный счётчик. Коэффициент счёта программно регулируется от 1 до 256. Достижение кодом счётчика коэффициента счёта рассматривается как событие переполнения, по которому устанавливается триггер переполнения. Этот триггер в активном режиме работы МК MC9RS08KA1/KA2 может быть только программно опрошен, а в МК MC9S08QG4/QG8 этот триггер генерирует запрос на прерывание с собственным вектором обслуживания. Счётчик может быть остановлен и сброшен в 0 под управлением программы.

Счётчик имеет три источника тактирования: сигнал внутреннего генератора 32 кГц, сигнал импульсной последовательности с частотой шины f_{bus} и внешний источник, подключаемый к одному из выводов МК. При этом максимальная частота внешнего источника не должна превышать $\frac{1}{4}f_{bus}$. На входе счётчика имеется программируемый делитель с девятью коэффициентами от 1 до 256. В режиме ожидания типа WAIT модуль упрощённого таймера сохраняет работоспособность и может быть использован для перевода МК в активный режим. В режиме останова этот модуль не работает, для перевода МК в активный режим работы следует использовать модули RTI или AWU, которые сохраняют работоспособность в режиме полного останова STOP.

Модуль меток реального времени RTI (Real Time Interrupt) имеется в составе процессорных ядер RS08 и HCS08. Различия между модулями незначительны. Модуль представляет собой счётчик, который допускает два опорных источника: собственный нестабильный генератор 1 кГц и генератор 32 кГц модуля внутреннего тактирования МК. Последний сразу делится на 32, таким образом, частота обоих источников равна 1 кГц, но второй источ-

ник может оказаться более точным по частоте, если в проекте осуществлялась подстройка частоты синхронизации межмодульных магистралей. Три бита регистра управления используются для выбора частоты переполнения счётчика RTI. В результате пользователь МК может выбрать один из семи периодов следования меток реального времени в диапазоне от 8 до 1032 мс или просто отключить этот модуль.

Сигналы меток реального времени устанавливают триггер, который может быть программно опрошен или генерирует запросы на прерывание. Модуль RTI сохраняет работоспособность в режимах WAIT и STOP и может использоваться для вывода МК из этих режимов. Модуль RTI в составе МК с процессорным ядром HCS08 имеют дополнительный источник синхронизации – внешний генератор, который подключается к одному из внешних выводов МК. Однако следует помнить, что обычно этот же вывод предназначается для внешней синхронизации счётчика временной базы процессора событий TPM.

Модуль AWU (Auto Wakeup Module) предназначен для периодического вывода МК из режима останова STOP без использования внешних сигналов и внешних источников синхро-

низации. Известно, что в режиме STOP основная система тактирования МК отключается, поэтому сторожевой таймер COP прекращает свою работу. Однако многие приложения требуют, чтобы МК периодически самостоятельно «просыпался», выполнял определённые действия и снова «засыпал». Именно для реализации такого режима работы создан модуль AWU. Этот модуль входит в состав МК с процессорным ядром HC08 (модели MC908QB4/QB8, MC908QT1A/QT2A/QT4A, MC908QY1A/QY2A/QY4A и MC908QL2/QL3/QL4), в которых модуль типа RTI отсутствует.

В основном режиме работы и в режиме ожидания WAIT модуль таймера пробуждения AWU автоматически отключается. При переходе МК в режим STOP таймер пробуждения автоматически запускается, если его работа была предварительно разрешена программистом. Период работы таймера пробуждения определяется частотой дополнительного внутреннего генератора и установкой бита COPRS в регистре конфигурации CONFIG1. Частота этого генератора существенно зависит от напряжения питания МК и температуры окружающей среды. Поэтому использовать таймер пробуждения для точного отсчёта меток времени не рекомендуется. При проектирова-

Таблица 2. Технические характеристики модулей подсистемы реального времени в составе микроконтроллеров семейства HC08/HCS08/RS08 в корпусах с числом выводов от 6 до 16

Микроконтроллер	Название модуля	Число разрядов счётчика временной базы	Режим работы	Функция регулирования периода	Число источников тактирования	Наличие функции IC/OC	Наличие функции PWM канала	Работа в режиме WAIT и STOP
Процессорное ядро RS08 (модуль RTI в составе ядра)								
MC9RS08KA1 MC9RS08KA2	RTI	8	Счёт вверх	+	2	Нет	Нет	Да/да
	MTIM	8	Счёт вверх	+	4	Нет	Нет	Да/нет
Процессорное ядро HC08								
MC908QB4 MC908QB8	AWU	16	Счёт вверх	+	1	Нет	Нет	Да/да
	TIM	16	Счёт вверх	+	2	4 канала	Фронтальная PWM	Да/нет
MC908QT1A MC908QT2A MC908QT4A MC908QY1A MC908QY2A MC908QY4A MC908QL2 MC908QL3 MC908QL4	AWU	16	Счёт вверх	+	1	Нет	Нет	Да/да
	TIM	16	Счёт вверх	+	2	2 канала	Фронтальная PWM	Да/нет
Процессорное ядро HCS08 (модуль RTI в составе ядра)								
MC9S08QD4	RTI	8	Счёт вверх	+	2	Нет	Нет	Да/да
	TPM (2 модуля)	16	Счёт вверх/вниз	+	3	1 канал (модуль 1) 2 канала (модуль 2)	Фронтальная/ центрированная PWM	Да/нет
MC9S08QG4 MC9S08QG8	RTI	8	Счёт вверх	+	2	Нет	Нет	Да/да
	MTIM	8	Счёт вверх	+	4	Нет	Нет	Да/нет
	TPM	16	Счёт вверх/вниз	+	3	2 канала	Фронтальная/ центрированная PWM	Да/нет

нии следует ориентироваться на следующие паспортные данные для периода работы таймера пробуждения, приведённые для комнатной температуры:

- 650 мс при VDD = 5,0 В, 875 мс при VDD = 3,0 В, COPRS = 0;
- 16 мс при VDD = 5,0 В, 22 мс при VDD = 3,0 В, COPRS = 1.

По истечении работы таймера пробуждения автоматически устанавливается бит переполнения AWUL, который способен генерировать запрос на прерывание и тем самым вывести МК из состояния низкого энергопотребления типа STOP.

Модули таймеров TIM (Timer Interface Module) и TPM (Timer/PWM Module) значительно богаче по своим возможностям, чем рассмотренные выше модули. Они по сути своей являются полнофункциональными процессорами событий [1].

Модуль TIM состоит из 16-разрядного таймера-счётчика временной базы и некоторого числа полностью идентичных каналов захвата/сравнения или широтно-импульсной модуляции (ШИМ). Эти каналы в процессе инициализации могут быть настроены на один из пяти режимов работы:

- входного захвата (IC);
- небуферизованного выходного сравнения (OC);
- буферизованного выходного сравнения (OC);
- небуферизованной ШИМ (PWM);
- буферизованной ШИМ (PWM).

Каждый модуль захвата/сравнения связан с одним из выводов МК.

Шестнадцатиразрядный таймер-счётчик с программируемым коэффициентом счёта служит временной базой для модулей захвата/сравнения. При переполнении таймера-счётчика устанавливается флаг переполнения и генерируется запрос на прерывание, если бит разрешения прерывания установлен в 1, т.е. прерывания по переполнению таймера-счётчика разрешены. В качестве источника синхронизации счётчика используется импульсная последовательность с частотой f_{bus} или внешний генератор. И тот, и другой источник тактовых импульсов подключается к внутреннему делителю частоты с коэффициентами деления от 1 до 128 (всего 8 значений). Все каналы модуля TIM универсальны, т.е. могут быть запрограммированы на любую из перечисленных пяти

функций. Среди этих функций особо следует отметить ШИМ (PWM) с 16-разрядным коэффициентом заполнения.

Модуль процессора событий TPM обладает тремя отличиями по сравнению с модулем TIM:

- счётчик временной базы может тактироваться от внутреннего генератора 32 кГц;
- аппаратные средства всех его каналов выполнены с функцией буферизации входных кодов управления, поэтому вместо пяти режимов работы каждого канала реализуется всего три;
- для всех каналов одновременно введён дополнительный режим центрированной ШИМ с 15-разрядными периодом и коэффициентом заполнения.

Итак, мы убедились, что в корпусе с 8 или 16 выводами могут быть размещены микроконтроллеры, существенно различающиеся по набору периферийных модулей и их функциональным возможностям. При этом МК с несложной периферией (например, модели MC9RS08KA1/KA2) ориентированы на очень простые применения, в то время как МК с достаточным количеством встроенных периферийных модулей (например, модели MC908QY4A, MC9S08QG4/QG8, MC908QB4/QB8) могут быть использованы для создания достаточно развитых промышленных контроллеров.

ПРИМЕР ПРИМЕНЕНИЯ МАЛОВЫВОДНОГО МК В СОСТАВЕ ПРОМЫШЛЕННОГО КОНТРОЛЛЕРА С БОЛЬШИМ КОЛИЧЕСТВОМ ЛИНИЙ ВВОДА/ВЫВОДА

Ниже рассмотрена реализация контроллера управления и мониторинга параметров автономных дизельных электроагрегатов на основе МК модели MC908QY4A/QY8A. Технические требования к контроллерам управления автономными дизельными электростанциями имеют следующие особенности:

- необходимость работы в широком диапазоне питающих напряжений. Первичным источником питания контроллера является аккумуляторная батарея. При её номинальном напряжении 24 В диапазон рабочих напряжений контроллера должен составлять от 17 до 34 В. Во

время пуска агрегата возможны провалы питающего напряжения продолжительностью 100...200 мс, в течение которых контроллер должен сохранять полную работоспособность;

- достаточно большое число дискретных входов и выходов. Так, в спроектированном контроллере число дискретных входных адаптеров равно 20, число выходных релейных адаптеров с коммутируемым током 5 А составляет 12. Входные адаптеры должны обрабатывать сигналы в диапазоне напряжений аккумуляторной батареи, должны быть рассчитаны на значительную длину соединительных проводов (несколько метров) и, как следствие, импульсные помехи несколько десятков вольт;
- контроллер должен обслуживать до 20 светодиодных индикаторов и цифровой светодиодный индикатор на 5 знакомест;
- контроллер должен реализовывать достаточно «медленный» алгоритм работы, который описывается разветвлённым конечным автоматом. Время распознавания входных событий составляет не менее 100 мс, время реакции на аварийные сигналы и задержки подачи управляющих сигналов в процессе пуска и останова дизельного агрегата отсчитывается в секундах;
- контроллер, включая блок питания и все элементы индикации, должен быть выполнен на одной плате с размерами не более 100 × 100 мм, что обеспечит возможность его встраивания в пульты управления дизельных электростанций различной мощности, вплоть до бытовых.

Требования к габаритам изделия и существенные ограничения, вызванные топологией расположения элементов индикации в соответствии с панелью управления дизельным агрегатом, потребовали проведения тщательного анализа возможных решений проектируемого контроллера на структурном уровне.

Первый, традиционный вариант структурного исполнения (см. рис. 4) – использование МК с большим количеством линий ввода/вывода. При кажущейся очевидности и простоте этот вариант имеет ряд

существенных недостатков. Во-первых, МК с большим числом линий ввода/вывода (80...100) обладают большим объёмом памяти (32...60 Кб), что ведёт к удорожанию элементной базы изделия. Во-вторых, все линии ввода должны быть снабжены помехозащищёнными адаптерами, что увеличивает габариты изделия.

Второй вариант структурного исполнения (см. рис. 5) – использование МК в маловыводном корпусе и периферийных ИС, осуществляющих обмен данными с МК по последовательному интерфейсу. Этот вариант позволяет выбрать МК в низкой ценовой группе (в проекте использован MC68HC908QY4A/QY8A с автомобильной приемкой), а также существенно уменьшить число соединительных проводов на плате (в спроектированном варианте 18 линий вместо 88).

Выбор периферийных ИС с последовательным интерфейсом – решающий фактор для разработки эффективного схемотехнического решения контроллера второго типа. Причём появление на рынке специальных интерфейсных компонентов с широким диапазоном напряжений питания, повышенной помехозащищённостью и автоматическим энергосбережением, которое защищает компонент от перегрева [2], позволяет не только компактно решить функциональные задачи, но и по-другому подойти к проектированию системы питания контроллера.

При разработке рассматривались три способа реализации периферии с доступом по последовательному интерфейсу.

Первый способ заключается в использовании интерфейсных компонентов, питание входных и выходных цепей которых может осуществляться непосредственно от источника нестабильного высокого напряжения (17...34 В). При этом интерфейс последовательного обмена питается от стабилизированного источника для МК. Примером такого компонента может служить ИС MC33972 фирмы Freescale Semiconductor [2].

Второй способ – это использование в качестве интерфейсных компонентов стандартных цифровых ИС общего применения, например, последовательных регистров. Для




Рис. 4. Функциональная схема контроллера с параллельной загрузкой адаптеров ввода/вывода

формирования стабилизированного напряжения питания $5\text{ В} \pm 10\%$ используется ИС аналогового стабилизатора.

И, наконец, *третий способ* – использование всё тех же регистров, но с питанием от DC/DC-преобразователя.

Каждый из этих способов имеет свои достоинства, недостатки и границы применения, которые мы попытаемся определить.

Рассмотрим первый способ. Выбор микросхемы MC33972 в качестве интерфейсного компонента не случаен. Основное преимущество этой ИС заключается в том, что её выходы могут работать как на выход с токовой нагрузкой до 16 мА и коммутируемым напряжением до 40 В, так и на вход с диапазоном напряжений 0...40 В. Единственный недостаток ИС состоит в том, что значения токов отсечки выходов не регулируются плавно, а выбираются из двух возможных значений: 2 или 16 мА (задаётся программно по интерфейсу SPI). Поэтому несмотря на то, что на выводах реализован режим источника тока, использование ИС в качестве драйвера светодиода с номинальным током 10 мА требует включения в цепь светодиода балластного резистора.

Решение на основе ИС MC33972 обладает рядом существенных преимуществ:

- компактностью. Каждая ИС обслуживает до 22 входов или выходов с током нагрузки до 16 мА и коммутируемым напряжением до 40 В.

При этом корпус ИС может рассеять мощность до 1,7 Вт, что достаточно для сохранения рабочей температуры корпуса даже при нагрузке всех выводов максимальным током;


- универсальностью. Все выводы ИС являются двунаправленными.

Северо-Западная лаборатория

Генеральный представитель Epcos по ферритам в России и СНГ

ЗАО "Лэпкос" СЗЛ предлагает со склада:

- Ферритовые сердечники Epcos и ЗАО НПФ Феррокерам
 - Недорогие материалы с высокой индукцией насыщения (MPP, Kool M, High Flux, Iron Powder) Magnetics и Micrometals
 - Наномангнитные материалы для мощной силовой электроники
 - Намоточные каркасы, скобы, материалы для намотки
 - Пассивные компоненты фирмы Epcos
- ЗАО "СЗЛ" является крупнейшим в СНГ изготовителем трансформаторов и дросселей мощностью от 1 Вт до 150 Квт, работающих в диапазоне от 10 Гц до 150 МГц для силовой электроники, светотехники, телекоммуникаций. Осуществляется разработка и изготовление трансформаторов по документации или ТЗ Потребителя.



т/ф (812) 369-11-54, (812) 369-51-80
e-mail: epcos@ferrite.ru http://www.ferrite.ru




Рис. 5. Функциональная схема контроллера с последовательной загрузкой адаптеров ввода/вывода




Рис. 6. Зависимость стоимости основных комплектующих от числа линий ввода/вывода контроллера

Стоимость 1 – стоимость МК в зависимости от количества линий ввода/вывода. В секторах А и В задействуются восьмиразрядные МК, а в секторе С – шестнадцатиразрядные (1 – MC68HC908JL3E, 2 – MC68HC908MR16, 3 – MC912D60A, 4 – MC9S12A256);

Стоимость 2 – стоимость МК MC68HC908QY4 плюс стоимость ИС MC33972 в зависимости от их количества, т.е. от общего числа выводов;

Стоимость 3 – стоимость последовательных регистров MC74HC589A плюс стоимость МК типа MC68HC908QY4 плюс стоимость элемента питания (аналоговый стабилизатор или DC/DC-преобразователь), в зависимости от количества регистров, т.е. от общего числа выводов.

В секторе А для питания схемы используется аналоговый стабилизатор напряжения, а в секторах В и С – DC/DC-преобразователь (предполагается, что по каждому выходу потребляется ток 10 мА).

Причём при использовании драйвера ввода осуществляется автоматическое детектирование изменения логического уровня входного сигнала. Порог срабатывания равен 4 В, что позволяет работать с зашумленными сигналами;

- упрощение системы питания. Входные и выходные каскады многочисленных адаптеров ввода/вывода питаются непосредственно от нестабилизированного источника повышенного напряжения, что позволяет выполнить источник питания «цифрового ядра» проекти-

руемого контроллера на основе ИС маломощного аналогового стабилизатора.

Альтернативным решением может быть применение в качестве интерфейсных компонентов последовательных сдвиговых регистров, питание которых осуществляется от маломощного стабилизатора напряжения. Главное преимущество данного способа – низкая стоимость. Но при этом у него есть существенные ограничения. Во-первых, регистры могут использоваться только в качестве выходов. Во-вторых, при большом числе линий вывода затруднено использование аналогового стабилизатора напряжения из-за возрастания тока потребления по цепи 5,0 В. Однако проблема с питанием контроллера может быть решена применением DC/DC-преобразователя необходимой мощности.

На рисунке 6 представлен график с примерными ценами на МК вместе с интерфейсными компонентами в зависимости от общего количества выводов промышленного контроллера. Из графика можно сделать вывод, что в секторе А, т.е. при малом количестве линий ввода/вывода, приемлемы все три рассмотренных варианта исполнения контроллера. При большом количестве линий ввода/вывода, т.е. в секторах В и С, третий вариант (с применением DC/DC-преобразователя) становится заметно дороже двух других. Первый и второй варианты исполнения примерно одинаковы по затратам, но, как было отмечено ранее, первый вариант (с использованием МК с большим количеством линий ввода/вывода) уступает по помехоустойчивости и габаритам. Поэтому контроллер с большим числом дискретных входов и выходов был реализован на основе маловыводного МК MC68HC908QY4A/QY8A и ИС интеллектуальной периферии MC33972.


ЛИТЕРАТУРА

1. Крейдл Х., Кутрис Г., Ремизевич Т.В., Панфилов Д.И. Работа с микроконтроллерами семейства HC(S)08: пособие для студентов технических вузов. Под ред. Д.И. Панфилова. М.: Издательство МЭИ, 2005.
2. Иванов В., Чепурин И. Новые решения Freescale Semiconductor для встраиваемых систем управления и сбора информации. Электронные компоненты. 2004. № 8.

Новости мира News of the World Новости мира

Высокие технологии позволяют слепым видеть

Спустя всего чуть более года с момента демонстрации первого образца глазного имплантата, способного вернуть зрение некоторым слепым людям, была представлена заметно улучшенная версия. Первая версия имплантата потрясла внимание общественности в 2005 г., когда человек, проживший 50 лет во мраке, при помощи этого нововведения стал различать предметы и замечать движение. Такой эффект был достигнут при том условии, что мозг пациента мог взаимодействовать лишь с 16 пикселями. В новой же версии стало возможным манипулировать 60 пикселями.




Технология помогает людям, у которых поражена сетчатка глаза, но при этом сохранился глазной нерв. Изображение с камеры, встроенной в специальные очки, обрабатывается процессором и передаётся имплантату по АМ-волне. Процессор преобразовывает изображение таким образом, чтобы имплантат, помещённый вместо повреждённой сетчатки, мог послать главному нерву необходимые импульсы.

Данная технология пока не прошла сертификацию, но пятеро пациентов, использующих его первую версию, уже готовы перейти на вторую версию. Профессор из Университета Южной Калифорнии Марк Хамаян (Mark Humayan) надеется в течение двух лет провести все клинические испытания новой версии имплантата и сделать её максимально доступной для пациентов. Ориентировочная цена за такую операцию, по прогнозам профессора Хамаяна, составит 30 тыс. долларов.

theregister.co.uk

Трёхмерные фотографии можно получить при помощи одной камеры

Discovery Channel сообщает об очень интересной разработке, которая даёт возможность получать детализированные трёхмерные изображения на основе фотографии, которая сделана одной камерой. Технология ранее применялась для



того, чтобы находить неровности и трещины на промышленных поверхностях, однако теперь специалисты хотят использовать её для создания 3D-фотографий людей.

Применений может быть несколько. Во-первых, подробные трёхмерные изображения лиц могут использоваться в банках, аэропортах и других местах, где требуется точная идентификация личности. Во-вторых, такие изображения могут помочь в исследовании разных кожных травм, например, ожогов.

Сама технология получения трёхмерных фотографий называется фотометрическим стерео. Для создания такого снимка используется один фотоаппарат, а также как минимум три источника света, которые располагаются вокруг него, чтобы лицо освещалось под разными углами.

Источники света вспыхивают друг за другом с небольшим промежутком времени (несколько сотых секунды). Человек, которого фотографируют, успеваает увидеть только одну вспышку, но компьютер получает данные, полученные для всех точек освещения. Далее эти данные передаются в специальную программу, которая анализирует все тени и яркие участки и составляет трёхмерное изображение.

Далее такая 3D-фотография может рассказать очень много. Например, если нужно сравнить её с базой данных подозрительных личностей, специалисты могут посмотреть, как выглядит человек при другом освещении или с другой точки. Кроме этого, на модель можно одеть очки или же добавить усы.

dsc.discovery.com

Первые неполярные лазеры для приводов HD DVD и Blu-ray

Разработка учёных из Калифорнийского университета в Санта-Барбаре поможет улучшить параметры устройств для работы с дисками нового поколения HD DVD и Blu-ray. Удалось сгенерировать когерентное оптическое излучение с использованием неполярного полупроводника нитрида галлия. Так были получены неполярные сине-фиолетовые лазерные диоды. Неполярные лазерные диоды обладают низким уровнем плотности тока, что позволит сократить рабочую мощность и повысить их долговечность. Пороговая плотность тока новых диодов не превышает 7,5 кА/см². Длина волны излучения этих лазеров составляет 405 нм.

Новая разработка может заменить традиционные синие диоды, широко применяемые в приводах HD DVD и Blu-ray. Сотрудники UCSB занимаются разработками в области не только неполярных, но и полуполярных приборов. Дальнейшие открытия в этих областях могут сыграть немалую роль в будущем электронных устройств.

www.ucsb.edu

Hitachi и Renesas представили быстродействующую фазовую память

Hitachi и Renesas Technology анонсировали создание опытного 512-Кб модуля, предназначенного для использования в качестве встраиваемой энергонезависимой памяти в чипах нового поколения. Он имеет напряжение питания 1,5 В, обеспечивает скорость чтения/записи 416 Кб/с и время доступа 20 нс. Устройство базируется на технологии ячеек с механизмом запоминания, использующей переход между аморфным и кристаллическим состояниями с изменением электрического сопротивления. Для переключения фаз сила тока записи должна составлять порядка 100 мкА, что значительно меньше, чем у распространённой сейчас энергонезависимой памяти, встраиваемой в чипы. Это устраняет необходимость в высоковольтном источнике питания, позволяя уменьшить размеры модуля и достигнуть более высокого уровня плотности схем. Модуль изготовлен с использованием 130-нм КМОП-процесса. В нём применены последовательная схема записи и двухкаскадный усилитель считывания, обеспечивающие высокое быстродействие при малом энергопотреблении.

itc.ua

Микроконтроллеры семейства LPC2000 (ARM7TDMI-S) от Philips – ещё один шаг к идеальной платформе для встраиваемых приложений

(часть 6)

Павел Редькин (г. Ульяновск)

Автор продолжает знакомить с 16/32-разрядными встраиваемыми микроконтроллерами семейства LPC2000 фирмы Philips Semiconductors. В этой части статьи рассматривается работа таймеров и широтно-импульсного модулятора.

ТАЙМЕРЫ TIMERO и TIMER1

Таймеры TIMERO и TIMER1 МК семейства LPC2000 функционально идентичны, за исключением их базовых периферийных адресов, и имеют следующие основные особенности:

- таймер может считать только циклы периферийной тактовой частоты (pclk);

- 32-разрядный таймер с программируемым 32-разрядным предварительным делителем (предделителем);
- до четырёх 32-разрядных каналов захвата на один таймер. Каждый из каналов захвата может захватить (скопировать) текущее значение таймера при изменении некоторого входного сигнала. В случае захвата

имеется дополнительная возможность генерировать прерывание;

- четыре 32-разрядных регистра сравнения (совпадения), которые позволяют:

- непрерывное функционирование с дополнительной возможностью генерировать прерывание при совпадении;
- остановку таймера при совпадении с дополнительной возможностью генерировать прерывание;
- сброс таймера при совпадении с дополнительной возможностью генерировать прерывание;

- до четырёх внешних выходов, соответствующих регистрам совпадения, со следующими возможностями:

- сброс в низкий уровень при совпадении;
- установка в высокий уровень при совпадении;
- переключение (смена уровня) при совпадении;
- сохранение состояния при совпадении.

Таймеры TIMERO и TIMER1 могут использоваться для следующих приложений:

- интервальный таймер для подсчёта внутренних событий МК;
- широтно-импульсный демодулятор через входы захвата;
- свободно функционирующий таймер.

Краткое описание выводов МК LPC2000, связанных с каждым таймером (на примере устройств LPC2119/2129/2194/2292/2294), приведено в табл. 56.

Каждый таймер обслуживается следующими регистрами.

Регистр прерываний (IR: TIMERO – T0IR: 0xE0004000; TIMER1 – T1IR:

Таблица 56. Описание выводов, связанных с таймерами для устройств LPC2119/2129/2194/2292/2294

Имя вывода	Тип вывода	Описание вывода
CAP0.3...0; CAP1.3...0	Входы	Сигналы захвата: перепад внешнего сигнала на выводе захвата может быть программно выбран, чтобы загрузить в один из регистров захвата текущее значение таймера и в качестве добавочной возможности сгенерировать прерывание
		Функция захвата может быть задана для множества выводов. Если, например, в качестве входов захвата выбраны 2 вывода, с тем чтобы обеспечивать функцию захвата CAP0.2 параллельно, то внешние сигналы на них будут объединяться в соответствии с логической функцией OR и результирующее значение будет обработано как единственный вход
		Для CAP0.0 может быть выбрано до 3 выводов одновременно
		Для CAP0.1 – до 2 выводов одновременно
		Для CAP0.2 – до 3 выводов одновременно
		Для CAP0.3 – 1 вывод
		Для CAP1.0 – 1 вывод
		Для CAP1.1 – 1 вывод
MAT0.3...0; MAT1.3...0	Выходы	Внешние выходы совпадения 0/1: когда содержимое регистра совпадения 0/1 (MR3:0) равно содержимому счётчика таймера (TC), этот вывод может переключиться, сброситься, установиться или не изменить своё состояние, что может быть задано программно. Регистр внешнего совпадения (EMR) управляет функциональными возможностями этого выхода. Одна и та же функция выхода совпадения может быть выбрана для нескольких выводов одновременно. Можно, например, выбрать два вывода, с тем чтобы они обеспечивали функцию MAT1.3 параллельно
		Для MAT0.0 может быть выбрано до 2 выводов одновременно
		Для MAT0.1 – до 2 выводов одновременно
		Для MAT0.2 – до 2 выводов одновременно
		Для MAT0.3 – 1 вывод
		Для MAT1.0 – 1 вывод
		Для MAT1.1 – 1 вывод
		Для MAT1.2 – до 2 выводов одновременно
Для MAT1.3 – до 2 выводов одновременно		

0xE0008000). Если прерывание сгенерировано, то соответствующий бит в регистре IR будет установлен. Запись 1 в бит регистра IR сбросит соответствующее ему прерывание. Битовая структура регистра IR приведена в табл. 57.

Регистр управления таймером (TCR: TIMER0 – T0TCR: 0xE0004004; TIMER1 – T1TCR: 0xE0008004). Битовая структура регистра TCR приведена в табл. 58.

Счётчик таймера (TC: TIMER0 – T0TC: 0xE0004008; TIMER1 – T1TC: 0xE0008008). 32-разрядный счётчик таймера инкрементируется, когда счётчик предделителя достигает своего конечного значения. Если TC не был сброшен при достижении заданного верхнего предела, то он досчитает до значения 0xFFFFFFFF, а затем сбросится в значение 0x00000000. Этот случай не вызывает прерывания.

Регистр предделителя (PR: TIMER0 – T0PR: 0xE000400C; TIMER1 – T1PR: 0xE000800C). 32-разрядный регистр предделителя определяет максимальное (конечное) значение для счётчика предделителя.

Регистр счётчика предделителя (PC: TIMER0 – T0PC: 0xE0004010; TIMER1 – T1PC: 0xE0008010). 32-разрядный счётчик предделителя управляет делением pclk на небольшое постоянное значение, прежде чем счётная частота поступит на счётчик таймера. Счётчик предделителя инкрементируется в каждом цикле pclk. Когда он достигает значения, сохранённого в регистре предделителя (PR), счётчик таймера инкрементируется, а счётчик предделителя сбрасывается в следующем цикле pclk. Например, TC будет инкрементироваться в каждом цикле pclk, когда PR = 0, каждые 2 цикла pclk, когда PR = 1, и т.д.

Регистры совпадения (MR0 – MR3). Значение регистра совпадения непрерывно сравнивается со значением счётчика таймера. Когда эти значения равны, автоматически производятся некоторые заданные действия (генерация прерывания, сброс счётчика таймера или остановка таймера). Производимые действия определяются параметрами настройки регистра MCR.

Регистр управления совпадением (MCR: TIMER0 – T0MCR: 0xE0004014; TIMER1 – T1MCR: 0xE0008014). Регистр используется, чтобы управлять тем, какие операции будут выполне-

ны, когда содержимое одного из регистров совпадения станет равным содержимому счётчика таймера. Функции каждого из битов регистра управления совпадением показаны в табл. 59. После сброса значение во всех битах равно 0.

Регистры захвата (CR0 – CR3). Каждый регистр захвата связан с выводом устройства и может быть загружен значением счётчика таймера, когда на этом выводе происходит заданное событие. Параметры настройки в регистре управления захватом определяют, разрешена ли функция захвата и производится ли он по

положительному фронту внешнего сигнала на соответствующем выводе, по отрицательному фронту или по обоим фронтам.

Регистр управления захватом (CCR: TIMER0 – T0CCR: 0xE0004028; TIMER1 – T1CCR: 0xE0008028). Регистр управления захватом используется, чтобы задавать, загружается ли один из четырёх регистров захвата значением счётчика таймера, когда происходит событие, вызывающее захват, и генерируется ли прерывание в случае захвата. Функции каждого из битов регистра управления захватом показаны в табл. 60. Символ п

Таблица 57. Биты регистра прерываний

(IR: TIMER0 – T0IR: 0xE0004000; TIMER1 – T1IR: 0xE0008000)

Номер бита IR	Функция бита	Описание	Значение после сброса
0	Прерывание MR0	Флаг прерывания для канала совпадения 0	0
1	Прерывание MR1	Флаг прерывания для канала совпадения 1	0
2	Прерывание MR2	Флаг прерывания для канала совпадения 2	0
3	Прерывание MR3	Флаг прерывания для канала совпадения 3	0
4	Прерывание CR0	Флаг прерывания для канала случаев захвата 0	0
5	Прерывание CR1	Флаг прерывания для канала случаев захвата 1	0
6	Прерывание CR2	Флаг прерывания для канала случаев захвата 2	0
7	Прерывание CR3	Флаг прерывания для канала случаев захвата 3	0

Таблица 58. Биты регистра управления таймером

(TCR: TIMER0 – T0TCR: 0xE0004004; TIMER1 – T1TCR: 0xE0008004)

Номер бита TCR	Функция бита	Описание	Значение после сброса
0	Разрешение счётчика	Когда этот бит установлен, счётчику таймера и счётчику предделителя разрешён счёт. Когда бит сброшен, счётчики заблокированы	0
1	Сброс счётчика	Когда этот бит установлен, счётчик таймера и счётчик предделителя синхронно сбрасываются по следующему после установки положительному перепаду pclk. Счётчики остаются сброшенными, пока бит TCR[1] не возвращается в низкий уровень	0

Таблица 59. Биты регистра управления совпадением

(MCR: TIMER0 – T0MCR: 0xE0004014; TIMER1 – T1MCR: 0xE0008014)

Номер бита MCR	Функция бита	Описание
0	Прерывание от MR0	Когда этот бит установлен, прерывание будет сгенерировано, если значение MR0 совпадёт со значением TC. Когда бит сброшен, это прерывание запрещено
1	Сброс от MR0	Когда этот бит установлен, TC будет сброшен, если значение MR0 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
2	Останов от MR0	Когда этот бит установлен, TC и PC будут остановлены и бит TCR[0] будет сброшен, если значение MR0 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
3	Прерывание от MR1	Когда этот бит установлен, прерывание будет сгенерировано, если значение MR1 совпадёт со значением TC. Когда бит сброшен, это прерывание запрещено
4	Сброс от MR1	Когда этот бит установлен, TC будет сброшен, если значение MR1 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
5	Останов от MR1	Когда этот бит установлен, TC и PC будут остановлены и бит TCR[0] будет сброшен, если значение MR1 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
6	Прерывание от MR2	Когда этот бит установлен, прерывание будет сгенерировано, если значение MR2 совпадёт со значением TC. Когда бит сброшен, это прерывание запрещено
7	Сброс от MR2	Когда этот бит установлен, TC будет сброшен, если значение MR2 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
8	Останов от MR2	Когда этот бит установлен, TC и PC будут остановлены и бит TCR[0] будет сброшен, если значение MR2 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
9	Прерывание от MR3	Когда этот бит установлен, прерывание будет сгенерировано, если значение MR3 совпадёт со значением TC. Когда бит сброшен, это прерывание запрещено
10	Сброс от MR3	Когда этот бит установлен, TC будет сброшен, если значение MR3 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена
11	Останов от MR3	Когда этот бит установлен, TC и PC будут остановлены и бит TCR[0] будет сброшен, если значение MR3 совпадёт со значением TC. Когда бит сброшен, эта возможность запрещена

Таблица 60. Биты регистра управления захватом (CCR: TIMERO – TOCCR: 0xE0004028; TIMER1 – T1CCR: 0xE0008028)

Номер бита CCR	Функция бита	Описание
0	Захват по положительному фронту на CAPn.0	Когда этот бит установлен, перепад с «0» на «1» на выводе CAPn.0 загрузит в CR0 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
1	Захват по отрицательному фронту на CAPn.0	Когда этот бит установлен, перепад с «1» на «0» на выводе CAPn.0 загрузит в CR0 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
2	Прерывание по случаю захвата на CAPn.0	Когда этот бит установлен, при загрузке CR0 по случаю захвата на CAPn.0 генерируется прерывание. Когда бит сброшен, эта особенность заблокирована
3	Захват по положительному фронту на CAPn.1	Когда этот бит установлен, перепад с «0» на «1» на выводе CAPn.1 загрузит в CR1 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
4	Захват по отрицательному фронту на CAPn.1	Когда этот бит установлен, перепад с «1» на «0» на выводе CAPn.1 загрузит в CR1 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
5	Прерывание по случаю захвата на CAPn.1	Когда этот бит установлен, при загрузке CR1 по случаю захвата на CAPn.1 генерируется прерывание. Когда бит сброшен, эта особенность заблокирована
6	Захват по положительному фронту на CAPn.2	Когда этот бит установлен, перепад с «0» на «1» на выводе CAPn.2 загрузит в CR2 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
7	Захват по отрицательному фронту на CAPn.2	Когда этот бит установлен, перепад с «1» на «0» на выводе CAPn.2 загрузит в CR2 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
8	Прерывание по случаю захвата на CAPn.2	Когда этот бит установлен, при загрузке CR2 по случаю захвата на CAPn.2 генерируется прерывание. Когда бит сброшен, эта особенность заблокирована
9	Захват по положительному фронту на CAPn.3	Когда этот бит установлен, перепад с «0» на «1» на выводе CAPn.3 загрузит в CR3 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
10	Захват по отрицательному фронту на CAPn.3	Когда этот бит установлен, перепад с «1» на «0» на выводе CAPn.3 загрузит в CR3 содержимое ТС. Когда бит сброшен, эта особенность заблокирована
11	Прерывание по случаю захвата на CAPn.3	Когда этот бит установлен, при загрузке CR3 по случаю захвата на CAPn.3 генерируется прерывание. Когда бит сброшен, эта особенность заблокирована

Таблица 61. Регистр внешнего совпадения (EMR: TIMERO – TOEMR: 0xE000403C; TIMER1 – T1EMR: 0xE000803C)

Номер бита EMR	Функция бита	Описание
9	Внешнее совпадение 0	Этот бит отражает состояние выхода MAT0.0/MAT1.0 вне зависимости от того, связан он или нет с соответствующим выводом МК. Когда происходит совпадение для MR0, этот выход может переключить своё состояние, сброситься, установиться или не изменить своего состояния. Биты EMR[4:5] управляют функциональными возможностями этого выхода
1	Внешнее совпадение 1	Этот бит отражает состояние выхода MAT0.1/MAT1.1 вне зависимости от того, связан он или нет с соответствующим выводом МК. Когда происходит совпадение для MR1, этот выход может переключить своё состояние, сброситься, установиться или не изменить своего состояния. Биты EMR[6:7] управляют функциональными возможностями этого выхода
2	Внешнее совпадение 2	Этот бит отражает состояние выхода MAT0.2/MAT1.2 вне зависимости от того, связан он или нет с соответствующим выводом МК. Когда происходит совпадение для MR2, этот выход может переключить своё состояние, сброситься, установиться или не изменить своего состояния. Биты EMR[8:9] управляют функциональными возможностями этого выхода
3	Внешнее совпадение 3	Этот бит отражает состояние выхода MAT0.3/MAT1.3 вне зависимости от того, связан он или нет с соответствующим выводом МК. Когда происходит совпадение для MR3, этот выход может переключить своё состояние, сброситься, установиться или не изменить своего состояния. Биты EMR[10:11] управляют функциональными возможностями этого выхода
5:4*	Управление внешним совпадением 0	Определяет функциональные возможности внешнего совпадения 0
7:6*	Управление внешним совпадением 1	Определяет функциональные возможности внешнего совпадения 1
9:8*	Управление внешним совпадением 2	Определяет функциональные возможности внешнего совпадения 2
11:10*	Управление внешним совпадением 3	Определяет функциональные возможности внешнего совпадения 3

*В табл. 62 показано кодирование этих битов.

в таблице указывает на номер таймера: 0 или 1. После сброса значение во всех битах равно 0.

Регистр внешнего совпадения (EMR: TIMERO – TOEMR: 0xE000403C; TIMER1 – T1EMR: 0xE000803C). Регистр внешнего совпадения обеспечивает управление состоянием входов внешнего совпадения M (0 – 3). Битовая структура регистра EMR приведена в табл. 61 и 62. После сброса значение во всех битах равно 0.

На рис. 26а показан таймер, сконфигурированный таким образом,

чтобы сбросить счётчик таймера и сгенерировать прерывание при совпадении. На рис. 26б показан таймер, сконфигурированный, чтобы остановить счётчик таймера и сгенерировать прерывание при совпадении. Блок-схема TIMERO и TIMER1 приведена на рис. 27.

ШИРОТНО-ИМПУЛЬСНЫЙ МОДУЛЯТОР (PWM)

Построение модуля широтно-импульсного модулятора (PWM) МК LPC2000 основано на стандартном

модуле таймера. Таймер PWM предназначен для счёта периодов рsck.

Модуль PWM имеет следующие основные особенности:

1. Семь регистров совпадения позволяют сформировать на выходах PWM до шести отдельных управляемых перепадов, или до трёх двойных перепадов, или комбинировать эти типы сигналов. Регистры совпадения модуля PWM также позволяют:
 - производить непрерывные операции с возможностью генерации прерывания при совпадении;
 - остановить таймер при совпадении с возможностью генерации прерывания;
 - сбросить таймер при совпадении с возможностью генерации прерывания.
2. Внешний выход для каждого регистра совпадения со следующими возможностями:

Таблица 62. Управление внешним совпадением с помощью битов внешнего совпадения EMR

Биты EMR [11:10], [9:8], [7:6], [5:4]	Функция
0	Ничего не происходит
1	Сбрасывается выход внешнего совпадения (если он скоммутирован на вывод МК, то этот вывод также сбрасывается)
10	Устанавливается выход внешнего совпадения (если он скоммутирован на вывод МК, то этот вывод также устанавливается)
11	Выход внешнего совпадения переключает своё состояние на противоположное




Рис. 28. Блок-схема модуля PWM устройств семейства LPC2000

Чтобы управлять двумя перепадами на одном выходе PWM, требуется три регистра совпадения. Регистр PWMMR0 управляет периодом выходной последовательности PWM. Другие два регистра управляют положениями в периоде положительного и отрицательного перепадов выходного сигнала PWM, задавая, таким обра-

зом, длительность, фазу и полярность выходных импульсов PWM. Если период выходной последовательности одинаков для всех выходов PWM, то для управления двумя перепадами на одном выходе PWM требуется только два регистра совпадения. Управление двумя перепадами на одном выходе PWM позволяет формировать на этом

выходе как положительные (положительный перепад предшествует отрицательному перепаду), так и отрицательные (отрицательный перепад предшествует положительному перепаду) импульсы.

Блок-схема PWM устройств LPC2000 приведена на рис. 28. Выбор управления отдельным или двойным перепадом выходного сигнала PWM производится мультиплексорами (mux), управляемыми битами PWMSELn.

На рис. 29 показан пример выборки выходных сигналов PWM. Состояние выходов PWM будет циклически меняться, как показано на рисунке, при следующих условиях:

- таймер сконфигурирован для режима PWM;
- регистр совпадения 0 сконфигурирован, чтобы сбрасывать счётчик таймера при наступлении совпадения;




Рис. 29. Пример выборки выходных сигналов модуля PWM

- служебные биты PWMSEL2 и PWMSEL4 установлены;
- регистры совпадения PWM должны иметь следующие значения:
 - MR0 = 100 (период выходной последовательности PWM),
 - MR1 = 41, MR2 = 78 (для выхода PWM2),
 - MR3 = 53, MR4 = 27 (для выхода PWM4),
 - MR5 = 65 (для выхода PWM5).

Соответствие регистров PWM выходам PWM показано в табл. 63. Модуль PWM поддерживает управление до $(N - 1)$ отдельными перепадами на своих выходах или до $(N - 1)/2$ двойными перепадами, где N – количество имеющихся в модуле PWM регистров совпадения. Поддерживается также управление смешанного типа, если в этом есть необходимость.

Модуль PWM обслуживается следующими регистрами и счётчиками.

Регистр прерываний от PWM (PWMIR – 0xE0014000). Если прерывание сгенерировано, устанавливается соответствующий бит в PWMIR. Запись лог. 1 в установленный значащий бит регистра PWMIR сбросит соответствующее прерывание. Битовая структура регистра PWMIR приведена в табл. 64. После сброса значение во всех битах равно 0.

Регистр управления таймером PWM (PWMTCR – 0xE0014004). Битовая структура регистра PWMTCR приведена в табл. 65.

Счётчик таймера PWM (PWMTS – 0xE0014008). 32-разрядный счётчик таймера PWM инкрементируется, когда счётчик предделителя достигает своего конечного состояния. Если PWMTS не будет сброшен до достижения своего верхнего предела, то он переполнится значением 0xFFFFFFFF, а затем сбросится в значение 0x00000000. Этот случай не вызовет прерывания.

Регистр предделителя PWM (PWMPR – 0xE001400C). 32-разрядный регистр счётчика предделителя PWM определяет максимальное значение для счётчика предделителя PWM.

Счётчик предделителя PWM (PWMPD – 0xE0014010). 32-разрядный счётчик предделителя PWM управляет делением частоты pclk на небольшое постоянное значение до того, как эти импульсы поступают на счётчик таймера PWM. Счётчик предделителя PWM инкрементируется в каждом периоде pclk. Когда он достигает значения, содержащегося в реги-

стре предделителя PWM, счётчик таймера PWM инкрементируется, а счётчик предделителя PWM сбрасывается в следующем периоде pclk. Например, PWMTS будет инкрементироваться в каждом периоде pclk, когда PWMPR = 0, и каждые два периода pclk, когда PWMPR = 1, и т.д.

Регистры совпадения PWM (PWMMR0 – PWMMR6). Значение регистра совпадения PWM непрерывно сравнивается со значением счётчика таймера PWM. Когда эти два значения равны, автоматически производятся некоторые заданные действия (генерация прерывания, сброс счётчика таймера PWM или остановка тайме-

ра). Выбор конкретного действия задаётся параметрами настройки в регистре PWMMCR.

Регистр управления совпадением PWM (PWMMCR – 0xE0014014). Битовая структура регистра PWMMCR приведена в табл. 66. После сброса значение во всех битах равно 0.

Регистр управления PWM (PWMPCR – 0xE001404C). Битовая структура регистра PWMPCR приведена в табл. 67.

Регистр разрешения «защёлкивания» PWM (PWMLER – 0xE0014050). Регистр управляет обновлением регистров совпадения PWM, когда они используются для генерации выход-

Таблица 63. Соответствие между регистрами и выходами (каналами) модуля PWM

Канал PWM	Отдельный перепад PWM (PWMSELn = 0)		Двойной перепад PWM (PWMSELn = 1)	
	установка	сброс	установка	сброс
1	Совпадение 0	Совпадение 1	Совпадение 0*	Совпадение 1*
2	Совпадение 0	Совпадение 2	Совпадение 1	Совпадение 2
3	Совпадение 0	Совпадение 3	Совпадение 2**	Совпадение 3**
4	Совпадение 0	Совпадение 4	Совпадение 3	Совпадение 4
5	Совпадение 0	Совпадение 5	Совпадение 4**	Совпадение 5**
6	Совпадение 0	Совпадение 6	Совпадение 5	Совпадение 6

*Случай идентичен режиму управления отдельным перепадом, т.к. в канале PWM1 отсутствует мультиплексор выбора режима управления двойным перепадом. Таким образом, канал PWM1 не поддерживает управление двойным перепадом.

**Каналы PWM3 и PWM5 нецелесообразно использовать для формирования сигналов с двойным управляемым перепадом, поскольку из-за особенностей построения внутренней логики PWM (см. рис. 28) в результате их использования уменьшается общее количество каналов PWM, поддерживающих управление двойным перепадом. Для формирования сигналов с двойным управляемым перепадом рекомендуется использовать каналы PWM2, PWM4 и PWM6.

Таблица 64. Биты регистра прерываний от PWM (PWMIR – 0xE0014000)

Биты регистра PWMIR	Функция бита	Описание
0	Прерывание PWMMR0	Флаг прерывания при совпадении в канале 0 PWM
1	Прерывание PWMMR1	Флаг прерывания при совпадении в канале 1 PWM
2	Прерывание PWMMR2	Флаг прерывания при совпадении в канале 2 PWM
3	Прерывание PWMMR3	Флаг прерывания при совпадении в канале 3 PWM
4–7	Зарезервированы	Приложение не должно записывать 1 в эти биты
8	Прерывание PWMMR4	Флаг прерывания при совпадении в канале 4 PWM
9	Прерывание PWMMR5	Флаг прерывания при совпадении в канале 5 PWM
10	Прерывание PWMMR6	Флаг прерывания при совпадении в канале 6 PWM

Таблица 65. Биты регистра управления таймером PWM (PWMTCR – 0xE0014004)

Биты регистра PWMTCR	Функция бита	Описание	Значение после сброса
0	Разрешение счётчика	Когда этот бит установлен, разрешён счёт счётчика таймера и счётчика предделителя PWM. Когда бит сброшен, эти счётчики заблокированы	0
1	Сброс счётчика	Когда этот бит установлен, счётчик таймера и счётчик предделителя PWM синхронно сбрасываются по следующему положительному перепаду pclk. Счётчики остаются в сброшенном состоянии до обнуления бита PWMTCR[1]	0
2	Зарезервирован	Пользовательское программное обеспечение не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределённое значение	NA
3	Разрешение PWM	Когда этот бит установлен, режим PWM разрешён. В режиме PWM теневые регистры подключаются к регистрам совпадения. Программная запись в регистр совпадения не окажет влияния на результат совпадения, пока соответствующий бит в PWMLER не будет установлен, а также пока не произойдёт совпадение в канале PWM 0. Регистр совпадения PWM, который определяет период выходной последовательности PWM (регистр совпадения PWM 0), должен быть инициализирован до разрешения PWM. В противном случае в канале PWM 0 не произойдёт совпадения, и, следовательно, содержимое теневого регистра не вступит в силу	0

ных импульсных последовательностей PWM. Когда программа производит запись в регистр совпадения PWM и таймер находится в режиме PWM, записываемое значение первоначально попадает в теневой ре-

гистр. Содержимое теневых регистров копируется в регистры совпадения, когда происходит совпадение в канале PWM0, но только если соответствующий бит в регистре разрешения «защёлкивания» был предва-

рительно установлен. В этот момент новые значения регистров совпадения вступают в силу и определяют параметры выходных сигналов следующего цикла PWM. После активации новых значений регистров сов-

Таблица 66. Битовая структура регистра управления совпадением PWM (PWMMCR – 0x0014014)

Биты регистра PWMMCR	Функция бита	Описание
0	Включение прерывания от PWMMR0	Когда этот бит установлен, в случае совпадения значений PWMMR0 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
1	Включение сброса от PWMMR0	Когда этот бит установлен, в случае совпадения значений PWMMR0 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
2	Включение останова от PWMMR0	Когда этот бит установлен, в случае совпадения значений PWMMR0 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
3	Включение прерывания от PWMMR1	Когда этот бит установлен, в случае совпадения значений PWMMR1 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
4	Включение сброса от PWMMR1	Когда этот бит установлен, в случае совпадения значений PWMMR1 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
5	Включение останова от PWMMR1	Когда этот бит установлен, в случае совпадения значений PWMMR1 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
6	Включение прерывания от PWMMR2	Когда этот бит установлен, в случае совпадения значений PWMMR2 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
7	Включение сброса от PWMMR2	Когда этот бит установлен, в случае совпадения значений PWMMR2 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
8	Включение останова от PWMMR2	Когда этот бит установлен, в случае совпадения значений PWMMR2 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
9	Включение прерывания от PWMMR3	Когда этот бит установлен, в случае совпадения значений PWMMR3 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
10	Включение сброса от PWMMR3	Когда этот бит установлен, в случае совпадения значений PWMMR3 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
11	Включение останова от PWMMR3	Когда этот бит установлен, в случае совпадения значений PWMMR3 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
12	Включение прерывания от PWMMR4	Когда этот бит установлен, в случае совпадения значений PWMMR4 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
13	Включение сброса от PWMMR4	Когда этот бит установлен, в случае совпадения значений PWMMR4 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
14	Включение останова от PWMMR4	Когда этот бит установлен, в случае совпадения значений PWMMR4 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
15	Включение прерывания от PWMMR5	Когда этот бит установлен, в случае совпадения значений PWMMR5 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
16	Включение сброса от PWMMR5	Когда этот бит установлен, в случае совпадения значений PWMMR5 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
17	Включение останова от PWMMR5	Когда этот бит установлен, в случае совпадения значений PWMMR5 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят
18	Включение прерывания от PWMMR6	Когда этот бит установлен, в случае совпадения значений PWMMR6 и PWMTC генерируется прерывание. Когда бит сброшен, это прерывание запрещено
19	Включение сброса от PWMMR6	Когда этот бит установлен, в случае совпадения значений PWMMR6 и PWMTC последний сбрасывается. Когда бит сброшен, сброс PWMTC не происходит
20	Включение останова от PWMMR6	Когда этот бит установлен, в случае совпадения значений PWMMR6 и PWMTC счётчики PWMTC и PWMPC будут остановлены, а бит PWMTCR[0] будет сброшен. Когда этот бит сброшен, указанные действия не происходят

Таблица 67. Битовая структура регистра управления PWM (PWMPCR – 0x001404C)

Биты регистра PWMPCR	Функция бита	Описание	Значение после сброса
1:0	Зарезервированы	Пользовательское программное обеспечение не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределённое значение	NA
2	PWMSEL2	Когда этот бит сброшен, выбирается режим управления отдельным перепадом для выхода PWM2. Когда этот бит установлен, выбирается режим управления двойным перепадом для выхода PWM2	0
3	PWMSEL3	Когда этот бит сброшен, выбирается режим управления отдельным перепадом для выхода PWM3. Когда этот бит установлен, выбирается режим управления двойным перепадом для выхода PWM3	0
4	PWMSEL4	Когда этот бит сброшен, выбирается режим управления отдельным перепадом для выхода PWM4. Когда этот бит установлен, выбирается режим управления двойным перепадом для выхода PWM4	0
5	PWMSEL5	Когда этот бит сброшен, выбирается режим управления отдельным перепадом для выхода PWM5. Когда этот бит установлен, выбирается режим управления двойным перепадом для выхода PWM5	0
6	PWMSEL6	Когда этот бит сброшен, выбирается режим управления отдельным перепадом для выхода PWM6. Когда этот бит установлен, выбирается режим управления двойным перепадом для выхода PWM6	0
8:7	Зарезервированы	Пользовательское ПО не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределённое значение	NA
9	PWMENA1	Когда этот бит установлен, выход PWM1 включен. Когда этот бит сброшен, выход PWM1 отключен	0
10	PWMENA2	Когда этот бит установлен, выход PWM2 включен. Когда этот бит сброшен, выход PWM2 отключен	0
11	PWMENA3	Когда этот бит установлен, выход PWM3 включен. Когда этот бит сброшен, выход PWM3 отключен	0
12	PWMENA4	Когда этот бит установлен, выход PWM4 включен. Когда этот бит сброшен, выход PWM4 отключен	0
13	PWMENA5	Когда этот бит установлен, выход PWM5 включен. Когда этот бит сброшен, выход PWM5 отключен	0
14	PWMENA6	Когда этот бит установлен, выход PWM6 включен. Когда этот бит сброшен, выход PWM6 отключен	0
15	Зарезервирован	Пользовательское ПО не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределённое значение	NA

Таблица 68. Биты регистра разрешения «защелкивания» PWM (PWMLER – 0xE0014050)

Биты регистра PWMLER	Функция бита	Описание	Значение после сброса
0	Разрешение «защелкивания» в канале 0 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 0, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
1	Разрешение «защелкивания» в канале 1 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 1, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
2	Разрешение «защелкивания» в канале 2 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 2, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
3	Разрешение «защелкивания» в канале 3 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 3, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
4	Разрешение «защелкивания» в канале 4 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 4, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
5	Разрешение «защелкивания» в канале 5 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 5, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
6	Разрешение «защелкивания» в канале 6 PWM	Запись 1 в этот бит позволяет активировать последнее значение, записанное в регистр совпадения PWM 6, когда таймер будет сброшен в следующий раз при совпадении PWM*	0
7	Зарезервирован	Пользовательское ПО не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределённое значение	NA

*См. описание регистра управления совпадением PWM (PWMMCR)

падения все биты PWMLER автоматически сбрасываются. Пока соответствующий бит в PWMLER не установлен и совпадение в канале PWM0 не произошло, запись любого значения в регистры совпадения PWM не окажет никакого влияния на работу модуля PWM. Битовая структура регистра PWMLER приведена в табл. 68.

Продолжение следует

ЛИТЕРАТУРА

1. Редькин П.П. Микроконтроллеры ARM7. Семейство LPC2000 компании Philips: полное руководство пользователя. М.: Додэка-XXI. 2006 (готовится к выпуску).
2. LPC2119/2129/2194/2292/2294 USER MANUAL. Feb. 2004. Philips Semiconductors (www.LPC2000.com).
3. ARM 7TDMI Data Sheet. Document Number: ARM DDI 0029E. Issued: August 1995. Copyright Advanced RISC Machines Ltd. (ARM) 1995 (www.arm.com).

4. ARM7TDMI-S Technical Reference Manual (Rev 4) Copyright © ARM Limited. ARM DDI 0234A (www.arm.com).
5. ARM Instruction Set. Quick Reference Card (www.arm.com).
6. Thumb Instruction Set. Quick Reference Card (www.arm.com).
7. 80C51 Family Derivatives 8XC552/562 Overview. Philips Semiconductors, 1996 Aug 06, www.semiconductors.philips.com/acrobat/various/8XC552_562OVERVIEW_2.pdf.



Микросхемы для счётчиков электроэнергии:

точность измерения, простота использования



Основные достоинства

- Высокая точность и стабильность
- Минимум внешних компонентов
- Низкая цена конечного устройства
- Простота калибровки
- Большое количество контролируемых параметров
- Расширенный диапазон температур –40...+85 °C

Наименование	Каналов	Линейность в диапазоне 1000:1	Импульсные выходы	Последовательный интерфейс	Текущ. I и V	Активная мощность	IRMS, VRMS	Полная мощность	Реактивная мощность	Температ. сенсор	Корпус
CS5451A	6	—	—	+	+	—	—	—	—	—	28 SSOP
CS5460A	2	0,1% от значения	+	+	+	+	+	—	—	—	24 SSOP
CS5461A	2	0,1% от значения	+	+	+	+	+	+	—	+	24 SSOP
CS5462	2	0,1% от значения	+	—	—	+	—	—	—	—	24 SSOP
CS5463	2	0,1% от значения	+	+	+	+	+	+	+	+	24 SSOP
CS5466	2	0,1% от значения	+	—	—	+	—	—	—	—	24 SSOP

PROSOFT® ПРОСОФТ — АКТИВНЫЙ КОМПОНЕНТ ВАШЕГО БИЗНЕСА
Телефон: (495) 232-2522 • E-mail: info@prochip.ru • Web: www.prochip.ru

Методика разработки нейросетевых алгоритмов для решения задач обработки изображений

(часть 1)

Наталья Томашевич (Москва)

В статье рассмотрены типовые ошибки, возникающие при разработке нейросетевых алгоритмов, предназначенных для решения задач обработки изображений. На базе описанной методики построения нейронной сети рассмотрены практические задачи: 1) распознавание туберкулезных бактерий и 2) выделение лиц на цифровых изображениях. Обсуждаются результаты вычислительных экспериментов.

ВВЕДЕНИЕ

Важной особенностью задачи обработки изображений являются требования инвариантности (нечувствительности). К системе обработки изображений могут предъявляться требования линейной инвариантности, которые возможно формализовать, – инвариантность к сдвигу, повороту, отображению наблюдаемого объекта; и требования нелинейной инвариантности, которую нельзя описать формулами, – инвариантность к освещению, к помехам на изображении (снег, дождь, ошибки экспозиции и т.п.), к нелинейным искажениям объекта (при распознавании самолетов – новые виды самолетов или другие ракурсы съёмки, при распознавании лиц – мимика, положение лица в пространстве, масштаб и т.д.).

К подавляющему большинству задач обработки изображений предъявляются требования нелинейной




Рис. 1. Универсальная структура нейронной сети

Вектор $\{x_1, x_2, \dots, x_N\}$ – входной сигнал нейронной сети, вектор $\{y_1, y_2, \dots, y_M\}$ – выходной сигнал сети, N_i ($i = 1 \dots K$) – число нейронов в i -м слое сети, K – число слоёв сети.

инвариантности, удовлетворить которые возможно только с использованием нелинейных методов. Однако мы не будем рассматривать их недостатки и преимущества, а перейдём к наиболее универсальному, на наш взгляд, методу – нейронным сетям.

У людей, мало знакомых с нейронными сетями, может сложиться впечатление, что по количеству разновидностей нейронные сети не уступают всем остальным методам обработки изображений. Однако впечатление о безграничности видов нейронных сетей обманчиво. Ещё в 1960-е годы российской научной школой было сформулировано единое универсальное описание, позволяющее в одной структуре обобщить все виды нейронных сетей (см. рис. 1). Как видно из рисунка, здесь присутствуют не только последовательные связи, но и обратные и перекрёстные связи, наличие и расположение которых может варьироваться. В зависимости от задачи используется разное число слоёв, нейронов в слоях и т.д. Сами нейроны могут иметь различные функции активации: линейную, нелинейную, радиальные базисные функции, периодические функции (wavelet) и др.

По способу обучения нейронные сети делятся на нейронные сети с фиксированной структурой и нейронные сети с переменной структурой. В нейронной сети с фиксированной структурой число слоёв, нейронов и их связи определены до

начала обучения сети. И уже для заданной структуры сети проводится её обучение, т.е. настройка весов каким-либо, например, градиентным, методом. В нейронной сети с переменной структурой она заранее неизвестна, и сеть строится по данным обучающей выборки. К нейронным сетям с переменной структурой относятся, например, иерархические нейронные сети.

Решение задач обработки изображений в нейросетевом логическом базисе, как правило, проходит по следующему сценарию. В каждой точке (x, y) исходного изображения формируется окно размера $N \times N$ (для реализации инвариантности к сдвигу объекта на изображении). Из содержимого окна формируется вектор признаков, который подаётся на вход нейронной сети. На выходе нейронная сеть должна выдать +1, если окно содержит искомым объект (например, лицо человека или самолет), и –1, если не содержит.

Таким образом, задача обработки изображения сводится к задаче классификации с двумя классами образов. Для реализации инвариантности к масштабу, повороту и отражению искомого объекта в каждой точке (x, y) формируется не одно, а множество окон разного размера и ориентации, которые подаются на вход сети. Далее мы рассмотрим нейросетевую постановку задачи обработки изображений, а именно, задачу классификации в N -мерном пространстве признаков с двумя классами.

Более подробно мы остановимся на разнице между нейронными сетями с переменной и фиксированной структурой применительно к задачам обработки изображений. Как было сказано выше, мы рассматриваем лишь те задачи обработки изображений, которые в своей нейросетевой постановке сводятся к задаче класси-

фикации в многомерном пространстве признаков при числе классов образов, равном двум. То есть в многомерном пространстве признаков мы должны построить разделяющую поверхность, которая будет отделять один класс от другого. Для упрощения рассмотрим входное пространство, состоящее из двух признаков x_1 и x_2 .

Исследования многослойных нейронных сетей показывают, что в них каждый нейрон первого слоя реализует разделяющую гиперплоскость во входном пространстве признаков. Нейроны остальных слоёв лишь по-разному группируют эти гиперплоскости в области. В случае двумерного входного пространства каждый нейрон первого слоя сети будет реализовывать разделяющую прямую (см. рис. 2). Нейроны остальных слоёв объединяют эти разделяющие прямые в области, в результате чего и получается нелинейное разделение входного пространства.

В случае использования нейронной сети с фиксированной структурой мы берём фиксированное количество нейронов для каждого слоя. Обозначим число нейронов первого слоя Q1, второго слоя Q2, третьего слоя Q3 и т.д. Взяв какое-то число нейронов первого слоя Q1, мы по сути выбрали Q1 разделяющих прямых. Далее нам необходимо инициализировать веса нейронов какими-то значениями. Как правило, это делается случайным образом, в некотором небольшом интервале, например, от $-0,5$ до $+0,5$. Тогда все разделяющие прямые группируются вокруг центра координат не далее




Рис. 2. Пример разделяющей области в входном пространстве двух признаков x_1 и x_2 с двумя классами образов

чем на 0,5. Нейроны остальных слоёв не влияют на расположение нашего пучка прямых, – в зависимости от значений весов они лишь по-разному объединяют эти прямые в области. Пример такой инициализации показан на рисунке 3. В принципе, имея для нейронной сети такую разделяющую поверхность (показана на рис. 3 тёмно-серым цветом), её можно обучить до получения правильной разделяющей поверхности (светло-серой). Но это при условии, что мы заранее выбрали правильно число слоёв, количество нейронов каждого слоя и правильно установили связи между ними. При решении практических задач это маловероятно.

Итак, для вышеуказанного класса задач обработки изображений более подходящими являются нейронные сети с переменной структурой. Наиболее широко в этой группе методов представлены иерархические нейронные сети. Перейдём к рассмотрению разработанной методики построения нейронной сети.




Рис. 3. Разделяющая поверхность, реализуемая нейронной сетью со случайным образом инициализированными значениями весов (тёмно-серая) по сравнению с правильной разделяющей поверхностью (светло-серая)

МЕТОДИКА ПОСТРОЕНИЯ НЕЙРОННОЙ СЕТИ

1. Построение оптимальной гиперплоскости, разделяющей две точки i и j в N -мерном пространстве

Дано: $(x_1^i, \dots, x_N^i), (x_1^j, \dots, x_N^j)$ – координаты точек i и j в N -мерном пространстве. Точка i принадлежит классу A ($i = -1$), точка $j \in B$ ($j = +1$) (см. рис. 4а). Обозначим через d_{ij} расстояние между точками i и j , тогда:

$$d_{ij}^2 = \sum_{k=1}^N (x_k^j - x_k^i)^2.$$

Уравнение гиперплоскости, разделяющей точки i и j , выглядит следующим образом:

$$w_0 + \sum_{k=1}^N w_k x_k = 0. \quad (1)$$

Требуется: найти коэффициенты w_k ($k = 0..N$) гиперплоскости (1), оптимально разделяющей точки i и j




Рис. 4. Построение оптимальной гиперплоскости

- (а) Пример построения гиперплоскости (серый прямоугольник), разделяющей точки i и j в 3-мерном ($N = 3$) пространстве.
- (б) Пример построения гиперплоскости в двумерном пространстве с инвариантностью к яркости изображения. Чёрный кружок – точка i ; серый квадрат – точка j ; пунктиром показаны прямые, определяемые точками $i \in A$ и $j \in B$ в двумерном входном пространстве; белые кружки и квадратики соответствуют точкам классов A и B соответственно; жирная чёрная линия – оптимальная разделяющая поверхность между точками i и j .
- (в) Пример обучающей выборки. Два класса образов в двумерном входном пространстве: чёрные кружки соответствуют одному классу, серые квадратики – другому.
- (г) Пример построения оптимальной разделяющей плоскости для заданной обучающей выборки.
- (д) Пример построения оптимальной разделяющей плоскости с учётом инвариантности к яркости изображения.




Рис. 5. Построение нейронной сети

- (а) Пример обучающей выборки для двумерного входного пространства. Здесь чёрными кружками обозначены точки с $y^* = +1$, серыми квадратами обозначены точки с $y^* = -1$.
- (б) Построение разделяющей поверхности между точкой p_i ($y^* = -1$) и точкой p_j ($y^* = +1$). Серым цветом показана аппроксимированная область.
- (в) Построение оптимальной разделяющей поверхности для точки p_i ($y^* = -1$). Серым цветом показана аппроксимированная область.
- (г) Оптимальная разделяющая поверхность, реализуемая нейронной сетью.

(т.е. перпендикулярной отрезку, соединяющему точки i и j).

Алгоритм: Для любой точки t , принадлежащей искомой гиперплоскости, справедливо следующее утверждение:

$$d_{it} = d_{jt}$$

Отсюда получим:

$$d_{it}^2 = d_{jt}^2, \sum_{k=1}^N (x_k^i - x_k^t)^2 = \sum_{k=1}^N (x_k^j - x_k^t)^2, \sum_{k=1}^N \left[x_k^i (2x_k^j - 2x_k^t) + \left((x_k^i)^2 - (x_k^j)^2 \right) \right] = 0, \sum_{k=1}^N \left(x_k^i (x_k^j - x_k^t) \right) + \frac{1}{2} \sum_{k=1}^N \left((x_k^i)^2 - (x_k^j)^2 \right) = 0. \quad (2)$$

Так как x_k^t – независимая переменная, то (2) можно переписать в виде (1), где:

$$w_0 = \frac{1}{2} \sum_{k=1}^N \left((x_k^i)^2 - (x_k^j)^2 \right), w_k = x_k^j - x_k^i, k = 1..N \quad (3)$$

2. Реализация инвариантности к яркости изображения

Дано: $(x_1^i, \dots, x_N^i), (x_1^j, \dots, x_N^j)$, – координаты точек i и j в N -мерном прост-

ранстве. Точка i принадлежит классу A , точка $j \in B$.

Требуется: найти коэффициенты w_k ($k = 0..N$) гиперплоскости (1), разделяющей точки i и j , с реализацией инвариантности к яркости изображений i и j .

Алгоритм: Если точка (x_1^i, \dots, x_N^i) принадлежит классу A , то все точки $(x_1^i + q, \dots, x_N^i + q)$ также принадлежат классу A для любых вещественных значений q . Это утверждение справедливо и для точки $j \in B$. То есть из инвариантности к яркости следует, что каждая точка i в многомерном входном пространстве определяет прямую (на рис. 4б это пунктир), и если $j \in A$, то любая точка i' , лежащая на этой прямой, также принадлежит классу A . Значит, и уравнение оптимальной разделяющей гиперплоскости при реализации инвариантности к яркости и без неё будет выглядеть по-разному (см. рис. 4в–4д).

Рассмотрим методику построения оптимальной разделяющей гиперплоскости с учётом инвариантности к яркости изображения. Если мы найдём координаты $(x_1^i, \dots, x_N^i) = (x_1^i + q, \dots, x_N^i + q)$ точки i' (см. рис. 4б), находящейся на минимальном расстоянии от точки j , то, воспользовавшись ме-

тодикой из п. 1, мы получим искомую разделяющую гиперплоскость. По сути нам необходимо найти q .

Искомая гиперплоскость, а точнее, её коэффициенты w_k ($k = 0..N$), должны удовлетворять следующей системе линейных уравнений:

$$\begin{cases} w_0 + w_1 x_1 + w_2 x_2 + \dots + w_N x_N = 0 \\ w_0 + w_1 (x_1 + q) + w_2 (x_2 + q) + \dots + w_N (x_N + q) = 0 \end{cases}$$

Вычтя из второго уравнения первое, получим:

$$\sum_{k=1}^N w_k = 0. \quad (4)$$

Из (3) следует, что:

$$w_k = x_k^j - (x_k^i + q), k = 1..N.$$

Отсюда и из (4) получим:

$$\sum_{k=1}^N x_k^j - x_k^i - q = 0,$$

$$\left[\sum_{k=1}^N (x_k^j - x_k^i) \right] - Nq = 0,$$

$$q = \frac{\sum_{k=1}^N (x_k^j - x_k^i)}{N}. \quad (5)$$

Итак, уравнение оптимальной разделяющей гиперплоскости при инвариантности к яркости изображения имеет вид:

$$w_0 = \frac{1}{2} \sum_{k=1}^N \left((x_k^i + q)^2 - (x_k^j)^2 \right), w_k = x_k^j - (x_k^i + q), k = 1..N. \quad (6)$$

3. Построение НС

В качестве функции активации для нейронов сети будем использовать следующую функцию:

$$y(g) = \begin{cases} -1, & g < 0 \\ +1, & g \geq 0 \end{cases}$$

где $g(x) = w_0 + \sum_{k=1}^N w_k x_k$.

Пусть у чёрных точек на рисунке 5а желаемый выход будет $y^* = +1$, а у серых точек желаемый выход будет $y^* = -1$.

Рассмотрим алгоритм построения НС:

- 1) Возьмём из обучающей выборки серую точку p_i ($y^* = -1$). Найдём несколько ближайших к ней чёрных точек p_j ($y^* = +1$). Между серой точкой p_i и каждой чёрной точкой p_j проводим разделяющую гиперплоскость и подсчитываем количе-

ство правильно аппроксимированных точек i -го класса (серых квадратов). Выбираем ту гиперплоскость, которой соответствует наибольшее количество аппроксимированных точек i -го класса (рис. 5б). Опять находим несколько неправильно аппроксимированных точек j -го класса, ближайших к точке p_i . Между точкой p_i и каждой выбранной точкой p_j проводим разделяющую гиперплоскость и подсчитываем количество правильно аппроксимированных точек i -го класса. Выбираем ту гиперплоскость, которой соответствует наибольшее количество аппроксимированных точек i -го класса. И так действуем до тех пор, пока в области точки p_i не останется неправильно аппроксимированных точек p_j . Очевидно, все эти разделяющие гиперплоскости вокруг точки p_i реализуют выпуклую область, и, объединив выход соответствующих нейронов простой логической операцией ИЛИ, мы получим двухслойную НС, реализующую разделяющую поверхность на рис. 5в. В первом слое НС весами

нейронов будут коэффициенты разделяющих гиперплоскостей, а во втором слое – все веса от нейронов первого слоя будут равны 1, а w_0 будет равен $K - 0,5$, где K – количество нейронов первого слоя.

2) Возьмём следующую точку p_i ($y^* = -1$), попавшую в серую область, и аналогичным образом построим для неё двухслойную НС, реализующую выпуклую область во входном пространстве. Эти две двухслойные НС объединяем в одну неполносвязную трёхслойную НС, добавив единичные веса от нейронов второго слоя к одному нейрону третьего слоя, а смещение третьего слоя настраиваем на реализацию логической операции И. И так далее, пока не получим внутри аппроксимированной (серой) области только чёрные точки (рис. 5г).

Структура полученной нейронной сети показана на рисунке 6. Таким образом, мы имеем трёхслойную неполносвязную НС, в которой каждый вход связан со всеми нейронами первого слоя, каждая группа нейронов первого слоя соединена с одним ней-




Рис. 6. Структура нейронной сети

роном второго слоя, и все нейроны второго слоя соединены с единственным нейроном третьего слоя.

Далее мы рассмотрим два примера решения задач обработки изображений в нейросетевом логическом базисе: задачу распознавания туберкулезных бацилл на цифровом изображении, полученном с микроскопа, и задачу выделения лиц людей на изображении. ©

Продолжение следует

SHARP

Изображение японского качества

Цветные жидкокристаллические дисплеи с размерами диагонали от **3,5** до **12,1** дюйма для промышленных применений



- Разрешение: 240×320, 320×240, 400×240, 640×480, 800×600 пикселей
- Яркость: до 500 кд/м²

- Широкий угол обзора 140° (по горизонтали) / 110° (по вертикали)
- Сменная система задней подсветки на основе люминесцентных ламп с холодным катодом и светодиодов

- Диапазон рабочих температур от -30 до +85°C
- Устойчивость к вибрационным и ударным воздействиям

реклама

Дистрибьютор ЖК-дисплеев фирмы Sharp – компания ПРОСОФТ (495) 234-0636 • info@prosoft.ru • www.prosoft.ru

PROSOFT®

Разработка модуля беспроводной передачи телеметрических данных в диапазоне частот 2,4 ГГц

(часть 4)

Александр Алый (Москва)

Это завершающая статья цикла, посвящённого разработке беспроводного модуля для передачи данных. Автор описывает практические аспекты разработки и применения радиомодуля на основе микроконтроллеров серии MC1321x и с программным обеспечением, основывающимся на спецификации ZigBee.

СТРУКТУРА ПАКЕТОВ ZIGBEE

Структура пакетов стека ZigBee показана на рис. 5. Каждый уровень стека добавляет к данным свой заголовок со служебной информацией.

На рис. 5 представлена обобщённая структура пакетов при пересылке данных уровню приложения. Не все пакеты в сети должны доставлять данные до уровня приложения. И на уровне приложения пакеты могут доставляться с полезной нагрузкой APS кадра формата, отличного от показанного на рис. 5, например, при передаче MSG-сообщений.

При передаче пакета данных объём дополнительной служебной информации стека составляет 33 байта. При этом для данных уровня приложения в пакете остаётся 100 байт. При передаче атрибутов для их значений остаётся ещё меньше места, так как кадр KVP (key value pair), используемый при передаче атрибутов, дополнительно вводит множество служебных полей. Кадр KVP, в частности, используется уровнем ZDO стека.

Профили ZigBee

Благодаря профилям, создание приложения ZigBee фактически превращается из задачи программирования в задачу конфигурирования. Незначительный объём программирования требуется для модификации состояния или реакции на изменение состояния сигналов периферии и взаимное отражение этих действий (с определёнными переменными) в памяти, к которой имеет доступ стек ZigBee.

В спецификации ZigBee от 2003 г. определено три стандартных профиля: профиль автоматизации зданий, профиль автоматизации управления бытовым освещением и профиль управления оборудованием.

Спецификация допускает создание и сосуществование, наряду со стандартными, и частных профилей. Практически каждый изготовитель законченных модулей ZigBee пользуется этой возможностью. Идентификаторы всех существующих профилей должны быть уникальными, их назначением занимается альянс ZigBee.

Профили ZigBee вводят реалистичные ограничения на расширяемость сетей ZigBee и их структурное разнообразие. Например, в профиле автоматизации управления бытовым освещением (Home Controls-Lighting profile) введены следующие ограничения:

- максимальное число маршрутизаторов в сети – 6;
- максимальное число уровней в древовидной сетевой структуре – 5;
- максимальное число связей каждого узла с узлами более низкого уровня в древовидной структуре – 20.

Помимо определения конкретных характеристик сети, профиль включает описания устройства (device descriptions), идентификаторы кластеров (cluster identifiers) и определение типа используемого сервиса – сервис сообщений (MSG) или сервис пар ключ–значение (KVP).

Одно устройство ZigBee может поддерживать несколько профилей. Как минимум один профиль должен поддерживаться всегда – это профиль

для управления самим устройством ZigBee; номер этого профиля равен 0000, и номер конечной точки этого профиля равен 0. В конечной точке 0 больше не может быть никаких профилей, кроме профиля устройства ZigBee. За передачу другим узлам сети описателей, связанных с данным профилем, в устройстве отвечают процедуры (сервисы), реализованные в подуровне «объект устройства ZigBee (ZDO)».

Профиль «устройство ZigBee» содержит один описатель устройства, в котором перечислены идентификаторы поддерживаемых кластеров, совпадающие с идентификаторами примитивов, обрабатываемых подуровнем ZDO.

Профиль «устройство ZigBee» должен поддерживать следующие входные кластеры:

- NWK_addr_req – запрос 16-битного сетевого адреса удалённого устройства по его 64-битному адресу IEEE;
- IEEE_addr_req – запрос 64-битного адреса IEEE удалённого устройства по его 16-битному сетевому адресу;
- Node_Desc_req – запрос описателя узла (Node Descriptor) удалённого устройства по его 16-битному сетевому адресу;
- Power_Desc_req – запрос описателя энергорезима (Power Descriptor) удалённого устройства по его 16-битному сетевому адресу;
- Simple_Desc_req – запрос простого описателя (Simple Descriptor) удалённого устройства по его 16-битному сетевому адресу;
- Active_EP_req – запрос списка конечных точек удалённого устройства по его 16-битному сетевому адресу;
- Match_Desc_req – запрос поиска удалённого устройства, удовлетворяющего заданным критериям, среди которых находятся 16-битный адрес устройства, номер про-




Рис. 5. Структура пакетов ZigBee

Таблица 5. Структура описателя узла (Node descriptor)

№ поля	Имя поля описателя	Длина поля в битах	Возможные значения
1	Логический тип узла (Logical type)	3	0 – координатор 1 – маршрутизатор 2 – конечное устройство 3 – зарезервировано
2	Зарезервировано	5	
3	Частотный диапазон (Frequency band)	3	0 – 868...868,6 МГц 1 – зарезервировано 2 – 902...928 МГц 3 – 2400...2483,5 МГц 4 – зарезервировано
4	Зарезервировано	5	
5	Флаги возможностей узла для MAC-уровня (MAC capability flags)	8	1 – если устройство может стать координатором (бит 0) 1 – если устройство FFD, 0 – если устройство RFD (бит 1) 1 – если используется постоянный источник энергии (бит 2) 1 – если приёмник не выключается в режиме IDLE (бит 3) Зарезервировано (биты 4 и 5) 1 – если устройство поддерживает средства безопасности (бит 6) Зарезервировано (бит 7)
6	Код производителя (Manufacturer code)	16	Выдаётся альянсом ZigBee
7	Максимальный размер полезной нагрузки кадра APS (Maximum buffer size)	8	0 – 127
8	Максимальный размер передачи (Maximum transfer size)	16	Должен равняться 0. В текущей версии спецификации не используется

Таблица 6. Структура описателя Node power descriptor

Имя поля описателя	Длина поля в битах	Возможные значения
Текущий режим энергопотребления (Current power mode)	4	0 – приёмник постоянно включен 1 – приёмник включается периодически 2 – приёмник включается только по требованию 3 – зарезервировано
Доступные источники энергии (Available power sources)	4	0 – постоянный источник 1 – перезаряжаемый источник 2 – одноразовый источник 3 – зарезервировано
Текущий источник энергии (Current power source)	4	0 – постоянный источник 1 – перезаряжаемый источник 2 – одноразовый источник 3 – зарезервировано
Уровень заряда источника энергии (Current power source level)	4	0 – критический 1 – 33% 2 – 66% 3 – 100% 4 – 15 – зарезервировано

Таблица 7. Структура описателя Simple descriptor

Имя поля описателя	Длина поля в битах	Возможные значения
Номер конечной точки (Endpoint)	8	1 – 240
Идентификатор профиля (Application profile identifier)	16	Выдаётся альянсом ZigBee
Идентификатор описателя устройства (Application device identifier)	16	Выдаётся альянсом ZigBee
Версия описателя устройства (Application device version)	4	0
Флаги приложения (Application flags)	4	Для бита 0: 1 – если доступен комплексный описатель Для бита 1: 1 – если доступен пользовательский описатель Для битов 2 и 3: зарезервировано
Количество входных кластеров, поддерживаемых конечной точкой (Application input cluster count)	8	0 – 255
Список идентификаторов входных кластеров (Application input cluster list)	8*	
Количество выходных кластеров, поддерживаемых конечной точкой (Application output cluster count)	8	0 – 255
Список идентификаторов выходных кластеров (Application output cluster list)	8*	

*Счётчик выходного кластера

филя, списки входных и выходных кластеров;

- End_Device_Bind_req – запрос на связывание координатору сети;
- Bind_req – запрос на создание новой записи в таблице связывания (Binding Table) координатора;
- Unbind_req – запрос на удаление записи в таблице связывания (Binding Table) координатора.

Соответственно каждому запросу, профиль «устройство ZigBee» должен поддерживать и выходные кластеры, являющимися ответами на запросы.

Два описателя – описатель узла (Node descriptor) и описатель энергетических характеристик узла (Node power descriptor) – характеризуют устройство ZigBee в целом и не привязаны к какой-либо конечной точке. Каждый профиль в устройстве должен иметь как минимум один простой описатель (Simple descriptor). В табл. 5, 6 и 7 приведена информация о структуре всех обязательных описателей.

ТЕХНОЛОГИЯ СВЯЗЫВАНИЯ

Как дополнительную, но не обязательную возможность, спецификация ZigBee предлагает технологию связывания. Связывание (binding) позволяет двум или нескольким узлам в сети, содержащим один и тот же профиль, обмениваться информацией друг с другом, не зная сетевых адресов. Этот сервис значительно упрощает процесс установки и запуска приложений на базе сети ZigBee, поскольку при установке устройств, выполняющих определённые функции, не надо знать их адреса, а достаточно иметь данные о профиле и составе входных и выходных кластеров.

Например, устройство ZigBee, реализующее функцию выключателя, может быть связано с устройством ZigBee, управляющим подачей напряжения на осветительный прибор, если у них совпадают идентификатор профиля и состав списка кластеров. Причём у одного устройства список входных кластеров должен совпадать со списком выходных кластеров другого устройства. Тогда атрибуты, изменённые в выходном кластере одного устройства, будут переданы в атрибуты входного кластера другого устройства. В данном случае состояние выключателя будет

отражено через состояние осветительного прибора (включено/выключено).

В спецификации предполагается, что связывание инициируется внешним сигналом, например, нажатием кнопки на приборе. Причём кнопки должны быть нажаты на обоих связываемых приборах одновременно или с малым интервалом, поскольку процедура связывания автоматически обрывается по истечении определённого времени. Используя такой подход, можно связывать несколько приборов друг с другом в разных сочетаниях. Например, можно связать несколько радиокнопок с одним светильником или несколько светильников с одной радиокнопкой.

Связыванием занимается подуровень ZDO стека ZigBee. Информация о связях хранится в единой таблице связей на одном из маршрутизаторов или координаторе сети. Предусматривается удаление связывания по нажатию той же кнопки.

Следует отметить, что если используется технология связывания и таблица связывания поддерживается координатором, то путь прохождения сообщений повторяет путь при иерархической маршрутизации и необходимость в сеточной маршрутизации практически отпадает.

ПРАКТИЧЕСКАЯ РЕАЛИЗАЦИЯ СТЕКА ZIGBEE

При программной реализации стека допустимы многие упрощения. Спецификация ZigBee не использует все возможности, предусмотренные в стандарте IEEE 802.15.4. В частности, в стандартных профилях не находит практического использования описанный в стандарте способ синхронизованного обмена, а также построенные на нём сети (beacon enabled networks). Поэтому официально разрешается пропускать обработку примитивов, связанных с этими сервисами.

При разработке собственного модуля можно упростить технологию криптографической защиты, например, оставив шифрование только на MAC-уровне, и не использовать узлы – так называемые центры доверия – для распределения ключей и аутентификации.

Как было указано выше, для простых сетей глубиной 3–4 уровня является спорной необходимостью в сеточ-

ной маршрутизации, и от неё можно отказаться.

В целом для микроконтроллера MC13213 размер упрощённого стека устройства типа FFD не превышает 35 Кб. В приложении к статье на сайте журнала можно найти промежуточный вариант проекта реализации стека ZigBee для аппаратной платформы на базе MC13213. Проект охватывает все уровни, от физического до уровня приложения. Фирма Freescale предлагает в виде библиотек собственную реализацию уровней MAC и PHY, но размер их облегченной версии составляет около 30 Кб.

ФУНКЦИИ ДЕМОНСТРАЦИОННОГО МОДУЛЯ

Модуль способен управлять пятью нагрузками в сети переменного тока 220 В по командам, получаемым от других аналогичных радиомодулей в сети. Модуль может быть источником команд. Команды могут отправляться по нажатию кнопок, находящихся на модуле, или ретранслироваться с приёмника команд от пультов дистанционного управления, работающих в ИК-диапазоне, например, телевизионных пультов с кодировкой RC5. Сеть радиомодулей может быть сконфигурирована для работы в качестве беспроводного моста, чтобы управлять нагрузками вне пределов прямой видимости.

Модуль может быть переведён в режим маршрутизатора; тогда он выполняет функции радиоудлинителя в сети. Если между двумя модулями недостаточно надёжная связь или связь отсутствует, размещение между ними маршрутизатора поможет решить проблему. Если недостаточно одного маршрутизатора, устанавливается следующий, и т.д. Максимальное число маршрутизаторов ограничено возможностями программного обеспечения и в данной реализации не превышает шести.

При установке маршрутизатора не требуется никаких специальных действий, кроме подключения питания и оптимального размещения в пространстве.

ПРИНЦИПИАЛЬНАЯ СХЕМА МОДУЛЯ

Ядром модуля является микросхема MC13213 (см. рис. 6). Как указывается в предыдущих статьях, микро-

схема состоит из двух функциональных частей: радиомодема и микроконтроллера. Микроконтроллер тактируется сигналом, поступающим с генератора радиомодема, который стабилизирован внешним кварцевым резонатором Z1.

Резонатор Z1 имеет собственную частоту 8 МГц; в микроконтроллере эта частота умножается до 40 МГц, частота шины микроконтроллера при этом становится 20 МГц. К резонатору Z1 предъявляются повышенные требования по стабильности – не более 10 ppm – и нагрузочной ёмкости – не более 10 пФ.

Элементы L1 и L4 являются гибридными керамическими многослойными согласователями (Chip Multilayer Hybrid Balun), преобразующими сбалансированную сигнальную линию радиомодема в несбалансированную линию для питания F-антенны.

Два согласователя вместо одного выбраны для обеспечения лучшей передачи мощности в выходном и входном трактах радиомодема, поскольку сопротивления последних имеют некоторые отличия. Элемент U3 является СВЧ-ключом, переключающим антенну с линии приёма на линию передачи.

F-антенна выполнена по рекомендации, описанной в документе AN2731 фирмы Freescale, с учётом нагрузки, вносимой пластиковым корпусом. В печатной плате вблизи резонатора антенны выполнен вырез трапециевидальной формы.

Программирование и отладка модуля производится через разъём X7.

Модуль питается от сети переменного тока 220 В; максимальный потребляемый ток составляет 70...80 мА.

Применённые для коммутации нагрузки семисторы Q1 – Q5 включаются при уровне напряжения около 2 В и токе 5 мА. Коммутируемый семисторами средний ток может составлять 4 А, но во избежание перегрева не стоит допускать ток более 2 А. Разрешается коммутация только активной нагрузки.

Резисторы R7 и R8 представляют собой делитель для измерения напряжения сети, что позволяет сделать на базе модуля плавный регулятор мощности в нагрузках.

Вид печатной платы модуля со стороны компонентов приведён на сайте журнала.




Рис. 6. Принципиальная схема демонстрационного модуля

Дальность передачи

На сайте фирмы Freescale можно найти документ AN2902 (MC1319x Range Performance) с результатами полевых тестов радиомодемов этой фирмы. Представленный в статье модуль имеет аналогичную схемотехнику и топологию антенны, поэтому результаты применимы и к нему.

В стандарте IEEE 802.15.4, приложение E, приведены рекомендации по оптимальному выбору частотных каналов ZigBee в условиях помех от сетей WiFi, работающих в стандарте IEEE 802.11b. Для европейской сетки частот это будут каналы 15, 16, 21 и 22, которые попадают в промежутки

частотных полос, занимаемых сетями WiFi. Ещё одним источником полезных рекомендаций является документ AN2935 (MC1319x Coexistence) фирмы Freescale.

На практике было установлено, что качество связи между модулями ZigBee очень сильно зависит от их положения в пространстве. Даже в радиусе менее 10 м, в помещении и на прямой видимости можно найти положение, когда связь между модулями ZigBee прерывается. На расстоянии более 15 м и в разных помещениях надо искать участки, где связь работает. При большом желании в помещении можно найти точки на

расстоянии 20 и более метров, где связь продолжает работать. На открытых пространствах тот же эффект повторяется на расстояниях 70...150 м. Пространственная периодичность областей затухания связи увеличивается с расстоянием, и если на 10 м она может составлять 20...30 см, то через 50 м она составляет примерно 1 м и более. Это относится к условиям, когда между модулями нет глухих препятствий в виде железных дверей или перегородок. Все приведённые цифры носят приблизительный характер и относятся к выходной мощности передатчика 3 дБм и чувствительности приёмника около -92 дБм.

Новости мира News of the World Новости мира

Платы для разработки DC/DC-преобразователей

Фирма Vicor предлагает семейство продуктов с 52 оценочными платами для FPA-технологии (Factorized Power Architecture), которые содержат VI-Chip-компоненты серий BCM, PRM и VTM. Дополнительно Vicor расширила библиотеку прикладных инструкций для VI-чипов. В настоящее время имеется четыре платы неизолированных регуляторов и 13 VTM-плат. С выбором PRM-платы определяется диапазон входных напряжений, а подключаемая затем VTM-плата выдаёт нужное выходное напряжение и требуемый ток. Обе они позволяют пользователю ознакомиться с возможностями регулирования по технологии FPA и составить об этом представление. Предлагается 14 различных оценочных плат для BCM-конверторов с номинальным входным напряжением 48 В и жёсткой передаточной функцией для выработки выходного напряжения от 1,5 до 48 В, а также высоковольтная версия с номинальным входным напряжением 352 и 384 В.

Дополнительно была разработана 21 оценочная плата BCM с расположением контактов по стандарту Quarter-Brick, для того чтобы проверять их работу в качестве конвертора в приложениях мощностью от 300 до 600 Вт. Платы имеют тест-панельки, подстроечные потенциометры, а также соответствующие входные и выходные разъёмы.

www.vicr.com

DC/DC-модули стандарта Quarter-Brick

Фирма Ericsson Power Modules расширяет своё предложение DC/DC-модулей серии PKM-E тремя моделями. Речь идет о PKM4515ZE PI с входным напряжением 48 В и выходом 24 В, 2,1 А и выходной мощностью 50 Вт, PKM4619E PI с входным напряжением 48 В и выходом 2,5 В, 25 А и выходной мощностью 62,5 Вт и PKM4810E PI с входным напряжением 48 В и выходом 3,3 В, 25 А и выходной мощностью 82,5 Вт. PKM4515ZE PI предназначен для вентиляторов, нагнетателей и Fan Trays, т.е. для вставных блоков, которые содержат несколько вентиляторов внутри электронного шкафа (Rack). КПД модулей составляет 92% при половинной нагрузке. Они работают в диапазоне входных напряжений 36...75 В. Модули имеют дистанционное включение/выключение, под-



стройку выходного напряжения, дистанционный опрос, защиту от перегрузки, перенапряжения и перегрева. Все элементы в серии PKM-E смонтированы с одной стороны. Серия является Quarter-Brick-платформой Ericsson без несущей платы. Это даёт возможность пользователям просто заменять существующие Quarter-Brick-модули модулями серии PKM-E, что соответствует инструкциям RoHS. При монтажной высоте 8,5 мм платформа пригодна для приложений с небольшой высотой профиля. Опционально предлагается радиатор.

www.ericsson.com

Nemoptic начала поставки «негаснущих» экранов

Французская компания Nemoptic объявила о начале поставок прототипов ЖК-экранов, произведённых с использованием новой технологии BiNem (Bistable Nematic). Элементы BiNem-экрана могут оставаться в одном из двух стабильных состояний без потребления энергии так долго, как того требуют условия. Поэтому главной целью разработчиков является создание одного из вариантов так называемой «электронной бумаги», которая обеспечивает пользователю контрастный текст, читаемый под широкими углами.


На данный момент компания предлагает производителям набор BiNem Display HVGA (BK2301), содержащий 4,8-дюймовый чёрно-белый экран с разрешением 129 точек на дюйм (320 × 480 пикселей) по цене \$390. Экраны можно использовать при создании недорогих электронных складских этикеток, электронных книг, мобильных телефонов или становящихся всё более популярными «вторых экранов» для ноутбуков и настольных компьютеров, поддерживающих технологию Windows Vista SideShow.

Кроме упомянутого набора BK2301, Nemoptic в скором времени выпустит ещё две модели BiNem-экранов: BK2101 (3,06 дюйма; 64 × 240 пикселей) и BK2201 (2,7 дюйма; QVGA).

eetimes.com

Ультранизкополосный векторный анализатор сигналов

Agilent Technologies представил измерительную систему, оптимизированную для анализа широкополосных сигналов в сфере телекоммуникаций, требующих анализа, выходящего за пределы возможностей традиционных анализаторов спектра. Новая сверхширокополосная (UWB) система анализа векторных сигналов VSA80000A осуществляет прецизионные измерения сигналов в полосе частот до 13 ГГц. Технология UWB позволяет перейти от основанного на кабелях интерфейса USB к беспроводному USB, обладающему повышенной гибкостью. Эта технология первоначально использовалась в аэрокосмической и оборонной отраслях для таких приложений, как широкополосные радары и спутниковая связь, а теперь нашла своё коммерческое использование в беспроводной связи на коротких расстояниях и беспроводных сетях.



UWB довольно сильно отличается от существующих стандартов сотовой и беспроводной связи, которые основаны на узком спектре частот для приёма и передачи данных. Традиционный анализатор спектра является оптимальным решением для тестирования таких стандартов, т.к. обеспечивает динамический диапазон, превышающий 80 дБ в полосе 80 МГц или ещё более узкой. В системах на базе UWB данные передаются в широком частотном диапазоне с более узким амплитудным диапазоном. В этой ситуации лучшее средство для тестирования – осциллограф, так как он обладает большой полосой анализа (до 13 ГГц) со свободным от паразитных составляющих динамическим диапазоном, большим или равным 40 дБ.

Векторный анализатор сигналов UWB VSA80000A от Agilent создан на базе осциллографов Agilent Infiniium, захватывающих сигналы до 13 ГГц, и ПО анализа векторных сигналов 89601A, измеряющего параметры модулированных сигналов.

www.agilent.com

Синтез совершенных банков решетчатых фильтров без умножителей

Александр Мингазин (Москва)

Рассмотрена задача синтеза совершенных двухканальных банков решетчатых фильтров без умножителей и предложены два алгоритма её решения. В первом алгоритме используется вариация исходных параметров метода, включающего взвешенную чебышевскую аппроксимацию и спектральную факторизацию, а во втором – сочетание вариации исходных параметров и дискретных коэффициентов фильтра. Приведены примеры синтеза, подтверждающие эффективность алгоритмов.

ВВЕДЕНИЕ

Банки цифровых фильтров нашли широкое применение в проводной и беспроводной связи, в подполосном кодировании звука и изображения, а также в других приложениях. Банк фильтров состоит из банков анализа и синтеза, образуя систему анализа/синтеза. При анализе сигнал разделяется в частотной области на L составляющих, каждая из которых прореживается с коэффициентом L для последующей обработки, зависящей от области применения, а при выполнении синтеза составляющие интерполируются с коэффициентом L и объединяются для получения выходного сигнала. Такие L -канальные системы анализа/синтеза могут быть спроектированы на базе древовидных структур с использованием двухканальных систем.

Обработке сигнала с помощью произвольного банка фильтров свойственны амплитудные и фазовые искажения, а также погрешности наложения. Банки фильтров, в которых выходной сигнал представляет собой задержанную копию входного сигнала, т.е. свободен от всех перечисленных искажений, называют совершенными, или банками с полным восстановлением [1]. Многоканальные древовидные структуры, выполненные на основе совершенных двухканальных банков, будут также совершенными.

Совершенные двухканальные системы анализа/синтеза могут быть спроектированы на базе КИХ-фильт-

ров [2]. Возможно построение этих фильтров с использованием прямой формы или решетчатой структуры. В отличие от банков КИХ-фильтров прямой формы, свойство совершенности банков решетчатых КИХ-фильтров структурно обусловлено [1], т.е. независимо от значений коэффициентов их передаточных функций, полное восстановление входного сигнала гарантируется самой решетчатой структурой. Квантование коэффициентов, даже очень грубое, в этом случае будет сказываться только на частотных характеристиках фильтров анализа и синтеза и не будет влиять на всю систему анализа/синтеза.

Для СБИС-исполнения очень экономичны структуры фильтров без умножителей, когда все умножители на коэффициенты заменяются сумматорами и элементами сдвига. При этом для уменьшения сложности и повышения быстродействия такого исполнения важно на этапе расчёта минимизировать полное число сумматоров, включающее сумматоры самой структуры фильтров и сумматоры, заменяющие умножители. Для этой цели применительно к совершенным двухканальным банкам решетчатых фильтров использовались разные подходы [3, 4], основанные на вариации коэффициентов (ВК). В [3] предложен метод поиска по дереву, сочетающий нелинейное квантование коэффициентов в определённой очерёдности и реоптимизацию остаточных коэффициентов на непре-

рывном множестве значений. Для конкретных примеров метод может потребовать десятки часов машинного времени. На идее неполного перебора нелинейно квантованных коэффициентов основан метод, описанный в [4]. Области возможного изменения коэффициентов определяются предварительно с помощью процедуры нелинейной оптимизации. Этот метод может потребовать сотни миллионов оценок решений с дискретными (квантованными) коэффициентами.

В данной работе для синтеза совершенных двухканальных банков решетчатых фильтров без умножителей предложены два алгоритма. Первый основан на вариации исходных параметров (ВИП) [5], а второй – на сочетании ВИП и простой процедуры ВК. Алгоритм ВИП характеризуется малым числом оценок решений с дискретными коэффициентами, а сочетание ВИП и ВК позволяет дополнительно улучшить результат.

СОВЕРШЕННЫЙ ДВУХКАНАЛЬНЫЙ БАНК РЕШЕТЧАТЫХ ФИЛЬТРОВ

На рис. 1а представлена структурная схема, пригодная для построения совершенного двухканального банка фильтров [2]. На рис. 1б, 1в показаны решетчатые структуры банков анализа и синтеза, которые независимо от значений коэффициентов $\alpha_i, i = 0, 1, \dots, N-1$ придают системе на рис. 1а свойство совершенности [1]. Каждая из структур выполняет функции фильтра нижних и верхних частот и содержит $2N$ сумматоров и столько же умножителей на коэффициенты. Ключи служат для прореживания при анализе и интерполяции при синтезе.

Совершенный банк фильтров фактически описывается лишь одной передаточной функцией $H_0(z)$, соответствующей КИХ-фильтру нижних частот с несимметричной импульсной характеристикой (ИХ). Не-

чётный порядок этого фильтра равен $2N - 1$. Передаточная функция всего банка равна Cz^{-2N+1} , где константа

$$C = \prod_{i=0}^{N-1} (1 + \alpha_i^2)$$

определяет коэффициент передачи. На практике коэффициент C может быть изменён и для минимизации шумов округления разбит на отдельные масштабные множители, которые вводятся между каскадами решетчатой структуры фильтра. Для упрощения реализации эти множители выбираются равными степени двойки. Далее вопросы масштабирования не рассматриваются.

СИНТЕЗ В ОБЛАСТИ НЕПРЕРЫВНЫХ КОЭФФИЦИЕНТОВ

Итак, для построения совершенного двухканального банка решетчатых фильтров достаточно синтезировать лишь один КИХ-фильтр нижних частот с несимметричной ИХ и передаточной функцией $H_0(z)$. Обычно интерес представляет АЧХ. Рассматриваемые решетчатые фильтры обладают свойством дополнения по мощности, которое структурно обусловлено. Поэтому достаточно получить АЧХ с желаемым ослаблением в полосе задерживания, т.к. неравномерность в полосе пропускания однозначно связана с этим ослаблением и обычно оказывается много меньше, чем требуется на практике. На сегодняшний день не существует аналитического решения этой задачи. Известны два подхода к синтезу совершенных банков решетчатых фильтров с непрерывными (неквантованными) коэффициентами, каждому из которых свойственны определённые недостатки [1].

Первый – прямой метод – основан на поиске коэффициентов α_i решетчатого фильтра. Эта задача может быть решена методами нелинейного программирования и требует значительно большего машинного времени, чем в случае синтеза КИХ-фильтров прямой формы с симметричными ИХ. Как известно, такие фильтры можно синтезировать с помощью очень эффективного алгоритма взвешенной чебышевской аппроксимации (ВЧА) [6].

Второй – косвенный метод – учитывает, что передаточная функция вида $H(z) = z^{-2N+1}H_0(z)H_0(z^{-1})$ соответствует полуполосному КИХ-фильтру нижних частот с симметричной ИХ и




Рис. 1. Структурная схема двухканального банка фильтров (а), решетчатая структура банка анализа (б) и банка синтеза (в)

удвоенным порядком, равным $2(2N - 1)$. Вначале с помощью ВЧА синтезируют этот фильтр, а затем выполняют спектральную факторизацию $H(z)$ кепстральным методом [7] для получения $H_0(z)$. Далее ИХ фильтра с $H_0(z)$ пересчитывают в коэффициенты решетчатой структуры. К недостаткам такого подхода относят необходимость синтеза фильтра с удвоенным порядком и наличие погрешности кепстрального метода. Было показано [8], что для расчёта полуполосного фильтра можно обойтись прототипом с вдвое меньшим порядком и тем самым устранить первый недостаток, поскольку переход от прототипа к желаемому фильтру тривиален.

Оба подхода являются приближёнными. В данной работе для синтеза совершенных банков фильтров без множителей с применением метода ВИП будем использовать второй подход как более эффективный в вычислительном смысле.

УПРОЩЕНИЕ МЕТОДА ФАКТОРИЗАЦИИ

Для факторизации передаточной функции $H(z)$ полуполосного КИХ-фильтра её необходимо представить в виде [9]:

$$H(z) = H'(z) + \delta'z^{-2N+1}, \quad (1)$$

где $H'(z)$ – передаточная функция вспомогательного полуполосного фильтра с уровнем пульсаций АЧХ $\pm \delta'$ от 1 в полосе пропускания и $+\delta'$ от 0 в полосе задерживания.

Можно убедиться, что уровень пульсаций в полосе задерживания фильтра с $H(z)$ равен $2\delta'/(1 + \delta')$. Оба рассматриваемых фильтра имеют одинаковые полосы.

Кепстральный метод [7], используемый для факторизации передаточной функции (1), предполагает вычисление комплексного логарифма $\ln\{H(z)\} = \ln|H(z)| + j\arg\{H(z)\}$, что требует громоздкой процедуры развёртывания фазы. Проблему можно обойти, если воспользоваться подходом, предложенным для преобразования КИХ-фильтра [10], содержащего минимально- и максимально-фазовые компоненты, в эквивалентный по АЧХ минимально-фазовый КИХ-фильтр. В этом случае вычисляется лишь действительная часть комплексного логарифма. При этом вся методика [7] фактически сохраняется, в ней необходимо лишь заменить $\ln\{H(z)\}$ на $\ln|H(z)|$ и изменить рекомендованное значение параметра λ в экспоненциальной последовательности λ^n . Умножение ИХ фильтра на λ^n требуется для смещения нулей $H(z)$ с единичной окружности с целью корректного применения кепстрального метода. Вместо умножения ИХ на экспоненциальную последовательность можно предложить более простую процедуру смещения нулей, которая сводится к представлению (1) в виде:

$$H(z) = H'(z) + (\delta' + \delta'/r)z^{-2N+1}, \quad (2)$$

где r – положительная действительная константа.

Параметр r , как и упомянутый параметр λ , должен быть подобран. С уменьшением r растёт смещение нулей, и ослабление в полосе задерживания уменьшается. При $r = \infty$ выражение (2) совпадает с (1).

Изменённую методику проиллюстрируем для полуполосного фильтра, имеющего порядок $2(2N - 1) = 62$. В конце статьи этот фильтр будет использован в примере 2. Здесь ограничимся контролем минимального ослабления a_0 в полосе задерживания фильтра с передаточной функцией $H_0(z)$, полученной после факторизации. Скорость выполнения факторизации по методу [7] определяется числом точек прямого и обратного БПФ. Рекомендовано выбирать это число равным $P \geq 8[2(2N - 1) + 1]$. В нашем случае $P \geq 8 \times 63 = 504$.

Минимальное ослабление в полосе пропускания фильтра нормировано к 0 дБ. В табл. 1 для ряда значений P и r приведены результаты расчета a_0 . Столбец, условно обозначенный как $P = \infty$, соответствует прямому вычислению a_0 по $H(z)$ (без её факторизации), учитывая, что $|H_0(z)| = \sqrt{|H(z)|}$. Таким образом, представленные цифры в столбце $P = \infty$ служат для контроля точности факторизации при разных r и конечных P . Как видим, для $r = \infty$ и относительно малых P имеют место существенные ошибки факторизации. С увеличением P точность возрастает. Для малых r и любых P точность очень высока. Для данного фильтра при $P = 512$ значению $r = 181$ соответствует максимум $a_0 = 30,588$ дБ и несильное отличие его от максимума $a_0 = 30,664$ дБ при $P = r = \infty$.

СИНТЕЗ СОВЕРШЕННЫХ БАНКОВ ФИЛЬТРОВ БЕЗ УМНОЖИТЕЛЕЙ МЕТОДОМ ВИП

Метод ВИП требует предварительного выяснения функциональной зависимости коэффициентов фильтра

от исходных параметров. Как уже отмечалось, для получения коэффициентов α_i решетчатых структур на рис. 1б, 1в необходимо методом ВЧА синтезировать $H(z)$ полуполосного КИХ-фильтра нижних частот, затем с помощью факторизации $H(z)$, определяемой (2), найти $H_0(z)$ и по соответствующей ей ИХ определить коэффициенты решетчатой структуры. Коэффициенты $H(z)$ являются функциями двух параметров [11]: граничной части (любой из двух) и масштабного множителя. Поэтому коэффициенты $H_0(z)$ также будут зависеть от этих двух параметров, но коэффициенты решетчатых фильтров на рис. 1б, 1в утрачивают зависимость от масштабного множителя и определяются лишь граничной частотой. Таким образом, ВИП сводится к вариации одного параметра.

Предварительные исследования показывают, что результаты синтеза с помощью ВИП могут быть значительно улучшены, если наряду с граничной частотой использовать вариацию параметра r , введённого в формуле (2). От r зависят все коэффициенты решетчатой структуры, подобно тому как от масштабного множителя зависят все коэффициенты КИХ-фильтра прямой формы. Заметим, что вместо вариации r можно использовать вариацию λ .

Постановка задачи. С учётом изложенного, задачу синтеза совершенного банка решетчатых фильтров без умножителей с помощью ВИП сформируем как

$$\Sigma(\mathbf{p}) \rightarrow \min_{\mathbf{p}}, \quad \tilde{\delta}(\mathbf{p}) \leq \delta_{\max}, \quad \mathbf{p} \in S(\mathbf{p}), \quad (3)$$

$$\mathbf{p} = (p_1, p_2) = (f_1, r) \text{ или } \mathbf{p} = (p_1, p_2) = (f_2, r),$$

где Σ – полное число сумматоров, включающее структурные сумматоры и сумматоры, заменяющие умножители; $\tilde{\delta}$ – уровень пульсаций АЧХ в номинальной полосе задерживания; δ_{\max} – его заданное предельно допустимое значение; \mathbf{p} – вектор исходных параметров; $S(\mathbf{p})$ – область изменения исходных параметров; f_1 и $f_2 = 0,5 - f_1$ – граничные частоты полосы пропускания и задерживания, нормированные относительно частоты дискретизации; символ \sim означает соответствие квантованию коэффициентов.

Здесь предполагается, что АЧХ нормирована относительно максималь-

ного значения в полосе пропускания. Поэтому введённое выше ослабление $a_0 = -20 \lg \delta$. Оценка уровня пульсаций выполняется на дискретном наборе частот. Номинальные граничные частоты обозначаются далее как f_{1n} и $f_{2n} = 0,5 - f_{1n}$.

Будем использовать представление коэффициентов, квантованных с шагом $q = 2^{-m}$, в каноническом знако-разрядном коде с ограниченным числом ненулевых бит m . Здесь M – длина слова дробной части коэффициентов. Ненулевой бит равен +1 или -1. Представление с m ненулевыми битами эквивалентно нелинейному квантованию коэффициентов. Под таким квантованием будем понимать округление до ближайшего числа, содержащего m ненулевых бит.

В нашем случае вектор коэффициентов является некоторой неявной вектор-функцией исходных параметров, т.е. $\alpha = \mathbf{F}(\mathbf{p})$ и каждому значению вектора квантованных коэффициентов соответствует подобласть вне или внутри $S(\mathbf{p})$ с определёнными значениями Σ и $\tilde{\delta}$. Число подобластей в $S(\mathbf{p})$ ограничено и уменьшается с увеличением q и уменьшением m . Подобласти имеют разные размеры и формы. Сформулированная задача заключается в обнаружении подобласти, для которой имеют место условия (3). Это обнаружение автоматически определяет искомым вектор квантованных коэффициентов.

Алгоритм ВИП. Возможная процедура поиска решения задачи (3) подобна алгоритму 1 [11] и заключается в следующем. Задаются значения M и m . Варьируется параметр f_1 в диапазоне $f_{1\min} \leq f_1 \leq f_{1\max}$, включающем номинальное значение f_{1n} . Шаг изменения f_1 адаптируется так, чтобы перебрать все возможные решения в этом диапазоне для выбора из них допустимых вариантов с $\tilde{\delta} \leq \delta_{\max}$. Эта процедура выполняется для каждого значения r из диапазона $r_{\min} \leq r \leq r_{\max}$ с заданным шагом. Далее выбираются решения с минимальным числом Σ . Если допустимые решения отсутствуют, то M или m увеличиваются на единицу и процедура поиска повторяется.

Зависимости $\tilde{a}_0(f_1)$ и $\tilde{a}_0(k)$. Для иллюстрации алгоритма ВИП удобно воспользоваться зависимостью $\tilde{a}_0(f_1)$ при $r = \text{const}$. Из-за квантования коэффициентов $\tilde{a}_0(f_1)$ имеет кусочно-постоянный характер. В заданном диапазоне изменения f_1 существует

Таблица 1. Влияние параметров r и P на ослабление a_0

r	a_0 , дБ			
	$P = 512$	$P = 1024$	$P = 4096$	$P = \infty$
∞	16,194	26,401	30,436	30,664
2000	30,169	30,624	30,638	30,663
200	30,586	30,639	30,653	30,653
181	30,588	30,588	30,652	30,652
10	30,438	30,453	30,453	30,453
1	28,909	28,909	28,909	28,909
0,5	27,663	27,663	27,663	27,664

конечное число интервалов постоянства \tilde{a}_0 . Интервалы имеют различную протяжённость. Их можно пронумеровать, присвоив каждому свой номер k . Проще вместо $\tilde{a}_0(f_1)$ построить зависимость $\tilde{a}_0(k)$. Значения \tilde{a}_0, f_1 и k определяются алгоритмом ВИП в процессе вариации f_1 с адаптивным шагом. Соседним точкам на дискретной кривой $\tilde{a}_0(k)$ соответствуют векторы квантованных коэффициентов, отличающиеся значениями лишь одного из коэффициентов на величину одного нелинейного шага квантования. Подобные зависимости, но для линейного шага квантования и применительно к каскадным БИХ-фильтрам, были детально рассмотрены [12]. Кривые $\tilde{a}_0(k)$ будут представлены далее в примерах синтеза.

СОЧЕТАНИЕ МЕТОДОВ ВИП И ВК

Сочетание методов ВИП и ВК может улучшить решение. Это было подтверждено на примере синтеза каскадных БИХ-фильтров с минимальной длиной слова коэффициентов [13]. Начальным вектором дискретных коэффициентов в процедуре ВК является вектор, полученный на этапе ВИП. Существуют разнообразные алгоритмы ВК. В данной статье применена простая процедура покоординатного спуска, которая заключается в следующем. Начиная с максимального по абсолютной величине коэффициента выполняются пробные нелинейные шаги в сторону его увеличения и уменьшения, пока $\tilde{\delta}$ уменьшается. Затем выбирается следующий максимальный по абсолютной величине коэффициент, и т.д., пока не будут перечислены все коэффициенты. Далее всё повторяется до тех пор, пока уменьшается $\tilde{\delta}$. Из всех решений с $\tilde{\delta} \leq \delta_{\max}$ выбирается решение с минимальным числом сумматоров Σ . Заметим, что ВК может быть применена в процессе ВИП для каждого текущего решения или после завершения этого процесса для одного или нескольких решений. Очевидно, что первый вариант требует большего времени, но, как выяснилось, даёт лучшие результаты. Для примера 2, который рассмотрен ниже, наряду с ВИП используется сочетание ВИП и ВК.

ПРИМЕРЫ СИНТЕЗА

Ниже рассмотрены два примера синтеза совершенных двухканаль-




Рис. 2. Фрагменты зависимостей ослабления от номера интервала при $r = 3$




Рис. 3. Фрагменты зависимостей ослабления от номера интервала при $r = 1,5$

ных банков решетчатых фильтров [3, 4]. Первый пример показывает, что предложенный алгоритм ВИП приводит к результатам, сравнимым с достигнутыми [4]. При этом требуется много меньше оценок решений с дискретными коэффициентами. Второй пример иллюстрирует, что алгоритм ВИП не даёт решения, полученного в [3]. Однако сочетание ВИП и простой процедуры ВК (покоординатный спуск) исправляет это положение. В каждом из примеров при выполнении факторизации использовалось 512-точечное БПФ.

Пример 1. Требования к банку фильтров: $f_{1n} = 0,18; f_{2n} = 0,32; \tilde{a}_0 \geq 45$ ДБ; $2N - 1 = 21$.

Расчёты показывают, что при $P = r = \infty$ ослабление $a_0 = 47,66$ ДБ. Заметим, что для решения с непрерывными коэффициентами α_i указано $a_0 = 47,85$ ДБ [4]. Для двух значений M при $m \leq 3$ в табл. 2 приведены результаты синтеза, полученные с помощью ВИП, алгоритма [4] и метода простого округления (ПО) коэффициентов, когда ни ВИП, ни ВК не используются. Здесь же даны значения параметров f_1 и r , при которых достигнуты эти результаты. Для $M = 9$ получено $\tilde{a}_0 = 45,78$ ДБ [4], однако расчёт по коэффициентам [4] даёт значение $\tilde{a}_0 = 45,19$ ДБ, которое приведено в табл. 2 и помечено знаком *. Параметр Σ показан двумя слагаемыми, первое из которых – число структур-

ных сумматоров, а второе – число сумматоров, заменяющих все пары множителей на рис. 1б или 1в.

Как при $M = 8$, так и при $M = 9$ алгоритм ВИП в сравнении с алгоритмом [4] даёт идентичные значения полного числа сумматоров Σ и несколько меньшие ослабления \tilde{a}_0 . Для $M = 8$ приведено также решение, которое несколько лучше по \tilde{a}_0 , чем найденное [4], но уступает ему по Σ на два сумматора. Алгоритм ВИП требует много меньшего количества оценок решений с дискретными коэффициентами K . Как видим, при $M = 8$ и $M = 9$ метод ПО проигрывает алгоритму [4] и алгоритму ВИП по параметру \tilde{a}_0 , а при $M = 8$ – и по числу Σ .

В табл. 3 приведены найденные коэффициенты α_i для решения с $\tilde{a}_0 = 45,01$ ДБ. Здесь даны три варианта представления их значений. Для четвёртого столбца $q = 2^{-M} = 2^{-9}$. Число ненулевых бит в коэффициентах $m \leq 3$.

На рис. 2, 3 представлены фрагменты зависимостей $\tilde{a}_0(k)$, которые наглядно иллюстрируют влияние вариации параметра k (а в действительности частоты f_1) и квантования коэффициентов на ослабление \tilde{a}_0 . На рис. 2 показаны две кривые $\tilde{a}_0(k)$, построенные при $r = 3$ для квантованных ($M = 9$) и непрерывных коэффициентов ($M = \infty$ и $\tilde{a}_0 = a_0$). Крайним точкам $k = 1$ и $k = 23$ соответствуют частоты $f_1 = 0,180018$ и $f_1 = 0,18197$. На кривой с $M = 9$ при $k = 12$ ($f_1 = 0,18053$)

Таблица 2. Результаты синтеза банка фильтров при $2N - 1 = 21$

Алгоритм	M	f_1, r	\tilde{a}_0 , ДБ	Σ	K
[4]	8	–	44,92	$52 = 22 + 15 \times 2$	–
	9	–	45,19*	$56 = 22 + 17 \times 2$	285 531 616
ВИП	8	0,17774; 1,5	44,41	$52 = 22 + 15 \times 2$	921
		0,17796; 1,5	44,94	$54 = 22 + 16 \times 2$	
	9	0,18053; 3	45,01	$56 = 22 + 17 \times 2$	789
ПО	8	0,18; 10	39,83	$56 = 22 + 17 \times 2$	1
	9	0,18; 10	40,55	$56 = 22 + 17 \times 2$	1




Рис. 4. Фрагменты зависимостей ослабления от номера интервала

имеет место максимальное значение $\tilde{a}_0 = 45,01$ дБ, которое и приведено в табл. 2. Как видим, разброс \tilde{a}_0 для этой кривой равен ~6 дБ.

Две кривые $\tilde{a}_0(k)$ на рис. 3 построены при $r = 1,5$ для $M = 8$ и $M = \infty$. Крайним значениям $k = 1$ и $k = 23$ соответствуют частоты $f_1 = 0,177$ и $f_1 = 0,17989$. Точки на кривой с $M = 8$ при $k = 9$ ($f_1 = 0,17774$) и $k = 11$ ($f_1 = 0,17796$) дают два решения, приведённые в табл. 2. Разброс \tilde{a}_0 для этой кривой равен ~8 дБ. Интересно, что максимальные значения \tilde{a}_0 име-

Таблица 3. Коэффициенты α_i для решения с $\tilde{a}_0 = 45,01$ дБ

α_i	Варианты представления значений коэффициентов α_i		
α_0	$-2^2 + 2^{-1} + 2^{-5}$	-3,46875	-1776q
α_1	$2^0 + 2^{-3} - 2^{-9}$	1,123046875	575q
α_2	$-2^{-1} - 2^{-3} - 2^{-7}$	-0,6328125	-324q
α_3	$2^{-2} + 2^{-3} + 2^{-5}$	0,40625	208q
α_4	$-2^{-2} - 2^{-5} + 2^{-7}$	-0,2734375	-140q
α_5	$2^{-2} - 2^{-4} - 2^{-8}$	0,18359375	94q
α_6	$-2^{-3} + 2^{-7}$	-0,1171875	-60q
α_7	$2^{-4} + 2^{-7}$	0,0703125	36q
α_8	$-2^{-5} - 2^{-7}$	-0,0390625	-20q
α_9	$2^{-6} + 2^{-9}$	0,017578125	9q
α_{10}	$-2^{-7} + 2^{-9}$	-0,005859375	-3q

Таблица 4. Результаты синтеза банка фильтров при $2N - 1 = 31$

Алгоритм	M	f_i, r	$\tilde{a}_0, \text{дБ}$	Σ
ВИП	7	0,217606; 301	27,53	58=32+13 × 2
	8	0,218572; 601	26,85	
	9	0,218537; 501	27,23	64=32+16 × 2
	10	0,218564; 601	27,23	
ВИП + ВК	7	0,216906; 101	28,61	54=32+11 × 2
	8	0,217131; 301	29,08	62=32+15 × 2
	9	0,217100; 301	29,06	64=32+16 × 2
		0,216500; 401	29,01	62=32+15 × 2
	10	0,216500; 101	29,18	
		0,216938; 201	29,13	64=32+16 × 2
0,218414; 301		29,05		

ют место при k , для которых кривая с $M = \infty$ лежит ниже допустимого уровня 45 дБ.

Диапазоны изменения параметров f_1 и r в предложенном алгоритме для данного примера были следующие: $0,175 \leq f_1 \leq 0,184$ (при $M = 8$) и $0,1788 \leq f_1 \leq 0,184$ (при $M = 9$) с адаптивным шагом; $1 \leq r \leq 10$ с шагом 0,5.

Пример 2. Требования к банку фильтров: $f_{1n} = 0,22$; $f_{2n} = 0,28$; $\tilde{a}_0 \geq 29$ дБ; $2N - 1 = 31$.

Решению при $P = r = \infty$ соответствует $a_0 = 30,66$ дБ, которое совпадает со значением для непрерывных коэффициентов α_i [3]. Для $M = 7 \dots 10$ и $m \leq 2$ в табл. 4 показаны результаты синтеза, полученные с помощью алгоритма ВИП и алгоритма, сочетающего ВИП и ВК (ВИП + ВК). Алгоритм ВК включен в процесс ВИП, т.е. выполняется для каждого текущего решения.

Как видим, алгоритм ВИП не позволяет найти допустимое решение, для которого $\tilde{a}_0 \geq 29$ дБ. В то же время при $M = 8 \dots 10$ применение алгоритма ВИП + ВК приводит к ряду допустимых решений. Интересно, что результат с $M = 10$ и $\tilde{a}_0 = 29,13$ дБ в точности совпадает с полученным в [3], где представлены значения коэффициентов α_j . Параметры f_1 и r для алгоритма ВИП + ВК соответствуют решению, найденному с помощью ВИП, которое используется в качестве начального в алгоритме ВК. Максимальное $\tilde{a}_0 = 29,18$ дБ получено при $M = 10$, а наименьшее $\Sigma = 62$ - при $M = 8$ и $M = 9$. Из табл. 4 следует, что если несколько снизить требование к ослаб-

Таблица 5. Коэффициенты α_i для решения с $\tilde{a}_0 = 29,08$ дБ

α_i	Варианты представления значений коэффициентов α_i		
α_0	$-2^2 + 2^0$	-3	-768q
α_1	$2^0 - 2^{-7}$	0,9921875	254q
α_2	$-2^{-1} - 2^{-4}$	-0,5625	-144q
α_3	$2^{-1} - 2^{-3}$	0,375	96q
α_4	$-2^{-2} - 2^{-5}$	-0,28125	-72q
α_5	$2^{-2} - 2^{-5}$	0,21875	56q
α_6	$-2^{-3} - 2^{-5}$	-0,15625	-40q
α_7	$2^{-3} + 2^{-7}$	0,1328125	34q
α_8	$-2^{-3} + 2^{-5}$	-0,109375	-28q
α_9	$2^{-4} + 2^{-5}$	0,078125	20q
α_{10}	$-2^{-4} - 2^{-5}$	-0,06640625	-17q
α_{11}	$2^{-4} - 2^{-6}$	0,046875	12q
α_{12}	$-2^{-5} - 2^{-5}$	-0,03515625	-9q
α_{13}	2^{-5}	0,03125	8q
α_{14}	$-2^{-6} - 2^{-8}$	-0,01953125	-5q
α_{15}	$2^{-6} + 2^{-8}$	0,01953125	5q

лению, а именно при $M = 7$ допустить $\tilde{a}_0 = 28,61$ дБ, а не 29 дБ, то количество сумматоров можно уменьшить до $\Sigma = 54$.

В табл. 5 приведены коэффициенты α_i для решения с $\tilde{a}_0 = 29,08$ дБ (см. табл. 4). В четвёртом столбце параметр $q = 2^{-9}$. Видно, что число ненулевых бит в коэффициентах $m \leq 2$. Интересно, что найденные коэффициенты отличаются от начальных, т.е. используемых перед алгоритмом ВК, только значениями α_1 и α_{13} . Для α_1 отличие составляет $-16q$ или -3 нелинейных шага квантования, а для α_{13} - минус q .

Решению из табл. 4 с максимальным $\tilde{a}_0 = 29,18$ дБ соответствуют коэффициенты, которые совпадают с приведёнными в табл. 5, за исключением α_1 и α_{13} . При этом $\alpha_1 = 2^0 - 2^{-8} = 0,99609375 = 1020q$ и $\alpha_{13} = 2^{-5} - 2^{-10} = 0,0302734375 = 31q$. Здесь $q = 2^{-10}$.

На рис. 4 для $M = 8$ и $r = 301$ показаны фрагменты зависимостей ослабления $\tilde{a}_0(k)$, иллюстрирующие как добавление ВК в процесс ВИП улучшает \tilde{a}_0 . Там же показана кривая для $r = 301$ и непрерывных коэффициентов, когда $M = \infty$ и $\tilde{a}_0 = a_0$. Заметим, что она лежит ниже допустимого уровня 29 дБ. Крайним значениям $k = 1$ и $k = 17$ соответствуют частоты $f_1 = 0,216$ и $f_1 = 0,217629$. При $k = 6$ ($f_1 = 0,216511$) и $k = 8$ ($f_1 = 0,217131$) для точек на кривой ВИП + ВК значение $\tilde{a}_0 = 29,08$ дБ, которое приведено в табл. 4.

Диапазоны изменения параметров f_1 и r в предложенных алгоритмах для данного примера были следующие: $0,216 \leq f_1 \leq 0,226$ с адаптивным шагом; $1 \leq r \leq 701$ с шагом 100.

ЗАКЛЮЧЕНИЕ

Известные алгоритмы синтеза совершенных двухканальных банков решетчатых фильтров без умножителей, основанные на методе вариации коэффициентов, требуют больших вычислительных затрат. В данной работе рассмотрены два альтернативных алгоритма, основанных на методе вариации исходных параметров.

В первом алгоритме варьируются всего два параметра, тем не менее, для одного из двух примеров синтеза он приводит к результатам, сопоставимым с полученными методом неполного перебора, и требует много меньшего числа (789 вместо 285 531 616) оценок решений с дис-

клетными коэффициентами. Для другого примера этот алгоритм не даёт результатов, достигнутых с помощью поиска по дереву, сочетающего поочерёдное нелинейное квантование коэффициентов и реоптимизацию остальных непрерывных коэффициентов.

Первый алгоритм был объединён с алгоритмом вариации коэффициентов, а именно с процедурой покоординатного спуска. Полученный таким образом второй алгоритм позволяет не только найти известное решение, но и несколько улучшить его. Покоординатному спуску свойственны малая скорость сходимости и застревание на локальных оптимумах. Применение более совершенной процедуры вариации коэффициентов может ускорить работу второго алгоритма. Возможно, что не потребуется интегрировать процедуру в первый алгоритм, а будет достаточно использовать её после завершения этого алгоритма, что также ускорит процесс поиска решения.

ЛИТЕРАТУРА

1. *Vaidyanathan P.P.* Цифровые фильтры, блоки и полифазные цепи с многочастотной дискретизацией: методический обзор. ТИИЭР. 1990. Т. 78. № 3. С. 77–120.
2. *Smil M.J.T., Barnwell T.P.* Exact reconstruction techniques for tree-structured sub-band coders. IEEE Trans. on ASSP. 1986. V. 34. June. P. 434–441.
3. *Lim Y.C., Yu Y.J.* A width-recursive depth-first tree search approach for the design of discrete coefficient perfect reconstruction lattice filter bank. IEEE Trans. on CAS: II. 2003. V. 50. June. P. 257–266.
4. *Yli-Kaakinen J., Saramaki T., Bregovic R.* An algorithm for the design of multiplier-less two-channel perfect reconstruction orthogonal lattice filter banks. ISCCSP. 2004. Mar. P. 415–418.
5. *Мингазин А.Т.* Синтез цифровых фильтров для высокоскоростных систем на кристалле. Цифровая обработка сигналов. 2004. № 2. С. 14–23.
6. *MacClellan J.H., Parks T.W., Rabiner L.R.* A computer program for designing optimum FIR linear phase digital filters. IEEE Trans. on CAS. 1973. V. 20. Dec. P. 506–526.
7. *Mian G.A., Nainer A.P.* A fast procedure to design equiripple minimum-phase FIR filters. IEEE Trans. on CAS. 1982. V. 29. May. P. 327–331.
8. *Vaidyanathan P.P., Nguen T.Q.* A «TRICK» for the design of FIR half-band filters. IEEE Trans. on CAS. 1987. V. 34. Mar. P. 297–300.
9. *Herrmann O., Schuessler H.W.* Design of nonrecursive digital filters with minimum-phase. Electron. Lett. 1970. V. 6. May. P. 329–330.
10. *Pei S.-C., Lin H.-S.* Minimum-phase FIR filter design using real cepstrum. IEEE Trans. on CAS: II. 2006. V. 53. Oct. P. 1113–1117.
11. *Мингазин А.* Синтез цифровых полуполосных КИХ-фильтров без умножителей. Современная электроника. 2006. № 3. С. 44–46.
12. *Мингазин А.Т.* Анализ влияния квантования коэффициентов на характеристики цифровых фильтров. Радиотехника. 1987. № 6. С. 35–37.
13. *Мингазин А.Т.* Синтез передаточных функций цифровых фильтров в области дискретных значений коэффициентов (обзор). Электронная техника. 1993. Сер. 10. №1, 2. С. 3–40.




Новости мира News of the World Новости мира

eDRAM ускорит процессоры в два раза

Об одном фундаментальном нововведении, которое позволит удерживать темпы прогресса процессорной индустрии в ближайшие годы, компании Intel и IBM совместно с AMD, Toshiba и Sony поведали общественности почти одновременно. Ещё одним перспективным путём повышения производительности процессоров компания IBM считает наращивание ёмкости кэш-памяти и улучшение её скоростных показателей.

Как известно, 45-нм процессоры IBM появятся в следующем году (вероятнее всего, во второй половине года). При внедрении 45-нм производственного процесса компания планирует применить кэш-память типа eDRAM, в отличие от широко распространённой на данный момент SRAM-памяти. Вследствие постоянного уменьшения площади микросхем увеличиваются токи утечки; для решения этой проблемы инженеры IBM предложили использовать память eDRAM (embedded DRAM), произведённую по 65-нм нормам. Причём eDRAM будет применяться совместно с технологией «кремний на изоляторе» (SOI, Silicon-on-Insulator). Как сообщается, сопряжение этих двух решений является технически сложной задачей, но, судя по



всему, инженеры IBM нашли свой подход к решению этой проблемы.

Новая разработка позволит увеличить быстродействие кэш-памяти, при этом в три раза увеличивается её плотность и в пять раз уменьшается потребляемая мощность в режиме бездействия процессора. Представители IBM утверждают, что производительность процессоров с eDRAM повысится примерно в два раза по сравнению с существующими решениями. Главный инже-

нер и управляющий развитием 45-нм производства в IBM Субу Айер (Subu Iyer) поделился информацией о том, что компания может оснастить процессоры следующего поколения кэш-памятью ёмкостью 24 и, возможно, даже 48 Мб.

Как известно, одним из главных партнёров IBM является компания AMD. Естественно, возникает вопрос, будет ли использовать AMD новую технологию IBM в своих продуктах. К сожалению, AMD пока отказывается комментировать что-либо. Напомним, что в данный момент AMD активно продвигает технологию Z-RAM, которая разрабатывается совместно с компанией Innovative Silicon. В это время Intel также не дремлет – она делает ставку на технологию floating-body cell (FBC). Гонка технологий продолжается.

Основные характеристики eDRAM:

- Площадь ячейки: 0,126 мм²;
- Напряжение питания: 1 В;
- Мощность переменного тока: 76 мВт;
- Потребляемая мощность в бездействующем режиме: 42 мВт;
- Среднее время, необходимое для считывания данных (NS-рейтинг): 2 нс;
- Латентность: 1,5 нс.

ibm.com

Совместное использование пакетов LabVIEW и MATLAB в задачах эхокомпенсации и выравнивания каналов связи

Лидия Белиовская, Мария Джиган, Ольга Джиган (Москва)

В статье рассматриваются виртуальные инструменты, предназначенные для исследования характеристик адаптивных компенсаторов эхосигналов и эквалайзеров каналов связи. Их можно использовать при проектировании средств связи, а также в лабораторных практикумах по телекоммуникационным дисциплинам и цифровой обработке сигналов. Инструменты реализованы с использованием двух языков программирования: LabVIEW и MATLAB.

ВВЕДЕНИЕ

Существование современного информационного общества невозможно без наличия телекоммуникационных технологий, прошедших в своём развитии значительный исторический период. Итог этого развития – огромное разнообразие средств связи, которые условно можно разделить на проводные, беспроводные и оптоволоконные. Эти средства постоянно развиваются в направлении повышения скорости передачи данных. Высокая скорость передачи данных достигается за счёт различных приёмов, среди которых учёт характеристик канала связи. Поэтому разработка средств, обеспечивающих проведение исследований в данной области, является актуальной задачей. Некоторые из таких средств представлены в настоящей работе.

Неотъемлемой компонентой современного оборудования является модем. Он преобразует цифровые данные в непрерывную (аналоговую) форму, которая лучше всего подходит для передачи по выбранному каналу связи. На противоположном конце канала другой модем преобразует принятый аналоговый сигнал обратно в цифровую форму. В составе большинства модемов имеются два адаптивных устройства: компенсатор сигналов электрического эха и выравниватель (эквалайзер) канала связи [1, 2]. Эти устройства уменьшают уровень помех, обусловленных особенностями

канала связи, в результате чего повышается скорость передачи данных. Эхокомпенсаторы и эквалайзеры не являются универсальными устройствами. Их параметры во многом зависят от канала связи, для передачи данных через который используется модем. Поэтому при проектировании модемов часто требуется проводить исследования, связанные с определением параметров его составных частей, в том числе эхокомпенсаторов и эквалайзеров. Эхокомпенсаторы и эквалайзеры строятся на основе адаптивных фильтров [3].

Представленные в настоящей работе виртуальные инструменты дают возможность разработчикам оборудования связи проводить указанные исследования, не вдаваясь в детали построения эхокомпенсаторов и эквалайзеров на начальных этапах проектирования. Инструменты реализованы с использованием двух языков программирования. Основным является язык графического программирования LabVIEW [4]. В его среде создаётся виртуальная приборная панель, на которой отображаются переключатели, средства ввода-вывода цифровых данных, а также средства вывода графических данных – осциллографы. Вычислительные процедуры: алгоритмы адаптивной фильтрации, формирование сигналов, оценка параметров сигналов и показателей качества работы адаптивных фильтров реализованы в ви-

де программ на языке математического моделирования MATLAB [5]. Этот язык в настоящее время широко применяется при решении задач цифровой обработки сигналов и связи.

Использование двух языков программирования позволяет выполнять моделирование в несколько раз быстрее по сравнению с аналогичным моделированием на языке MATLAB. Это обусловлено тем, что при моделировании в оперативное запоминающее устройство компьютера загружаются не все приложения языка MATLAB. Кроме того, осуществляется оптимизация переменных в соответствии с их типом. Использование LabVIEW даёт возможность без вмешательства в программный код общаться с моделирующей программой посредством графического интерфейса пользователя. Богатые графические возможности LabVIEW позволяют создавать более наглядные и удобные элементы управления по сравнению с возможностями, предоставляемыми языком MATLAB.

ВИРТУАЛЬНЫЙ ЭХОКОМПЕНСАТОР

Сигналы между абонентами и телефонной станцией передаются по двухпроводным линиям связи одновременно в обоих направлениях (рис. 1). Между телефонными станциями связь однонаправленная. Она осуществляется по четырёхпроводным (двум двухпроводным) линиям, так как расстояния между станциями большие, сигналы подвергаются затуханию и их необходимо усилить, а усилитель – это однонаправленное устройство. Переход между двух- и четырёхпроводными линиями осуществляется с помощью так называемых гибридных схем – в общем случае простых резистивных мостов. Такие схемы не могут быть сбалансиро-

рованными во всей полосе частот канала связи, а потому существует утечка сигнала в сторону удалённого абонента, в результате чего этот абонент слышит свой голос. Так как между телефонными станциями имеется задержка сигналов, обусловленная каналом связи и оборудованием, создаётся эффект эха, влияющего на качество разговора. Гибридные схемы используются и в модемах. Эхо в модеме – это дополнительный шум, уменьшающий скорость приёма данных. Требования к подавлению эхо-сигналов регламентируются стандартами [6].

Подавление эхо-сигналов (рис. 2) осуществляется с помощью адаптивных фильтров. Гибридная схема моделируется линейным импульсным откликом \mathbf{w} , при прохождении через который сигнала удалённого абонента $x(k)$ образуется эхо-сигнал $d(k)$, где k – индекс дискретного времени. Адаптивный фильтр (рис. 3), характеризуемый весовыми коэффициентами $h_n(k)$, моделирует эхо-сигнал как:

$$\begin{aligned} \tilde{d}(k) &= \sum_{n=0}^{N-1} h_n(k-1)x(k-n) = \\ &= \mathbf{h}_N^T(k-1)\mathbf{x}_N(k). \end{aligned}$$

Сигнал ошибки $e(k) = d(k) - \tilde{d}(k)$ представляет собой подавленное эхо. Качество подавления эхо-сигнала зависит от соотношения длин (числа весовых коэффициентов) импульсных откликов \mathbf{w} и \mathbf{h}_N . Оно также зависит от вида обрабатываемого сигнала и используемого алгоритма адаптивной фильтрации. Качество обычно оценивается коэффициентом подавления эха – параметром Echo Return Loss Enhancement (ERLE), представляющим собой отношение энергий сигналов неподдавленного и подавленного эха в децибелах:

$$\begin{aligned} ERLE(k) &= \\ &= 10 \lg \left(\frac{\sum_{i=k-B+1}^k d^2(i)}{\sum_{i=k-B+1}^k e^2(i)} \right), \end{aligned}$$

где B – длина скользящего окна (в отсчётах), на котором производится оценка энергии сигналов. Длина скользящего окна определяется интервалом стационарности рассматриваемых сигналов. Например, этот интервал для сигналов речи равен




Рис. 1. Телефонная линия связи




Рис. 2. Подавление эхо-сигналов




Рис. 3. Адаптивный фильтр

около 30 мс, что при частоте дискретизации 8 кГц соответствует 240 отсчётам.

При проектировании эхокомпенсатора требуется проводить моделирование его работы с целью оценки эффективности и определения оптимальных параметров адаптивного фильтра (числа весовых коэффициентов N и вида используемого алгоритма), обеспечивающих требуемое значение ERLE. Для этого используются импульсные отклики \mathbf{w} , представленные в стандартах и полученные путём расчётов или измерений. Алгоритм адаптивной фильтрации – это алгоритм вычисления весовых коэффициентов фильтра $\mathbf{h}_N(k) = f\{\mathbf{x}_N(k), \mathbf{h}_N(k-1), d(k)\}$, которые изменяются на каждой итерации k . Вре-

менной интервал между итерациями равен интервалу дискретизации аналоговых сигналов. В качестве алгоритмов адаптивной фильтрации обычно используются простейший с вычислительной точки зрения нормализованный алгоритм по критерию наименьшего среднеквадратичного отклонения (Normalized Least Mean Squares, NLMS) и более сложные, но и более эффективные рекурсивные адаптивные алгоритмы по критерию наименьших квадратов (Recursive Least Squares, RLS) [3]. Вычислительная сложность – это число арифметических операций, требуемых для выполнения одной итерации алгоритма. Эта сложность всегда пропорциональна числу весовых коэффициентов адаптивного фильтра.




Рис. 4. Виртуальный инструмент адаптивного эхокомпенсатора

Ниже приведены примеры уравнений вычислительных процедур NLMS-алгоритма:

$$e(k) = d(k) - \mathbf{h}_N^T(k-1) \mathbf{x}_N(k),$$

$$\mathbf{h}_N(k) = \mathbf{h}_N(k-1) + \frac{\mu}{\mathbf{x}_N^T(k) \mathbf{x}_N(k) + \delta} \mathbf{x}_N(k) e(k)$$

и RLS-алгоритма:

$$\mathbf{g}_N(k) = \frac{\mathbf{R}_N^{-1}(k-1) \mathbf{x}_N(k)}{\lambda + \mathbf{x}_N^T(k) \mathbf{R}_N^{-1}(k-1) \mathbf{x}_N(k)},$$

$$\mathbf{R}_N^{-1}(k) = \lambda^{-1} \left[\mathbf{R}_N^{-1}(k-1) - \mathbf{g}_N(k) \mathbf{x}_N^T(k) \mathbf{R}_N^{-1}(k-1) \right],$$

$$e(k) = d(k) - \mathbf{h}_N^T(k-1) \mathbf{x}_N(k),$$

$$\mathbf{h}_N(k) = \mathbf{h}_N(k-1) + \mathbf{g}_N(k) e(k),$$

которые в представленной последовательности выполняются на каждой итерации k .

В NLMS-алгоритме δ – это небольшое положительное число, которое не допускает деления на ноль, а $0 < \mu \leq 2$ – масштабирующий множитель, используемый для регулирования следящих свойств адаптивного алгоритма. Если множитель μ имеет маленькое значение, то остаточная ошибка (эхо-сигнал) $e(k)$ также будет маленькой в установившемся режиме, но длительность переходного процесса будет большой, и наоборот.

В RLS-алгоритме $\mathbf{R}_N(k)$ – корреляционная матрица входных сигналов адаптивного фильтра, а параметр λ – число, близкое к единице, обеспечивающее в небольших пределах возможность слежения за изменяющимися сигналами. RLS-алгоритм и его быстрые (вычислительно эффективные) версии обеспечивают более короткий по длительности переходной процесс и меньшее значение ошибки $e(k)$ в установившемся режиме по сравнению с NLMS-алгоритмом. Ценой этой эффективности является

более высокая вычислительная сложность RLS-алгоритма, обусловленная наличием матричных операций.

Для проведения указанных выше исследований эхокомпенсатора разработан виртуальный инструмент в среде графического программирования LabVIEW (рис. 4). Данный инструмент реализует модель (рис. 2). Импульсные отклики \mathbf{w} выбираются из числа приведенных в [6]. Алгоритмы адаптивной фильтрации реализованы на языке программирования MATLAB. В качестве тестового сигнала используется речевая запись (файл wav-формата) или шумовой сигнал, вырабатываемый моделирующей программой.

Разработанный инструмент имеет средства ввода параметров файла входного сигнала, выбора отрезка этого сигнала для моделирования и выбора импульсного отклика гибридной схемы \mathbf{w} . Кроме того, можно выбирать вид тестового сигнала (речь или шум), задавать отношение сигнал–шум на входе сигнала d , выбирать тип алгоритма (NLMS или RLS), а также вводить параметры адаптивного фильтра. Качество эхокомпенсации можно оценивать путём прослушивания эхо-сигнала или сигнала подавленного эха. Такие оценки часто требуются при обработке речевых сигналов.

В качестве выходных параметров выводятся измеренные значения отношения сигнал–шум на входе d , требуемое и измеренные значения уровня шума на этом входе, среднее значение ERLE, обеспечиваемые гибридной схемой (импульсным откликом \mathbf{w}) и адаптивным фильтром. В графическом виде отображаются все сигналы, отмеченные на рис. 2, а также зависимость во времени параметра ERLE и нормы расстояния между импульсными откликами \mathbf{w} и \mathbf{h}_N : $\rho(k) = 20 \lg(\|\mathbf{h}_N(k) - \mathbf{w}\|_2 / \|\mathbf{w}\|_2)$. На одном графике представляются значения \mathbf{w} и \mathbf{h}_N в конце процесса адаптации.

Меняя импульсные отклики гибридной схемы, параметры адаптивного фильтра, алгоритмы адаптивной фильтрации, тестовые сигналы, с помощью инструмента можно исследовать эффективность работы эхокомпенсатора и определять параметры адаптивного фильтра, обеспечивающие требуемое качество (ERLE, длительность переходного процесса и вычислительную сложность выбранного алгоритма).




Рис. 5. Принцип выравнивания канала связи

В следующем разделе рассматривается другой виртуальный инструмент, предназначенный для исследования эффективности адаптивных фильтров в задачах выравнивания каналов связи.

ВИРТУАЛЬНЫЙ ЭКВАЛАЙЗЕР

При передаче цифровых данных по каналам связи с ограниченной полосой пропускания возникает явление, называемое межсимвольной интерференцией. Межсимвольная интерференция, наряду с шумом $z(k)$ (рис. 5), сказывается на правильности решения о соответствии принятого информационного символа $\tilde{s}(k)$ символу $s(k)$, переданному по каналу связи с импульсным откликом w .

Если бы канал представлял собой просто линию задержки, то принимаемый сигнал (символы) можно было бы легко оценивать (различать). Однако большинство каналов связи с математической точки зрения представляют собой фильтр с импульсным откликом w , а потому в каждый момент времени k , совпадающий с моментом смены передаваемых символов, на выходе канала образуется взвешенная сумма передаваемых подряд информационных символов. В этой сумме в каждый момент времени k только один символ несёт интересующую информацию, а остальные являются шумом – межсимвольной интерференцией. Шум не позволяет правильно различать символы на приёмной стороне. Чтобы повысить вероятность правильного решения, используются устройства, именуемые адаптивными выравнивателями канала связи, или эквалайзерами [2].

Эквалайзер функционирует таким образом, что его передаточная характеристика становится близкой к обратной передаточной характеристике канала связи. Другими словами, совместная передаточная характеристика канала связи и эквалайзера становится близкой к равномерной. В терминах импульсных откликов это означает, что свёртка импульсных откликов ка-




Рис. 6. Адаптивный эквалайзер без обратной связи

нала связи w и эквалайзера h близка к дельта-функции. В результате действия эквалайзера межсимвольная интерференция уменьшается.

Эквалайзеры каналов связи также строятся на основе адаптивных фильтров. Существуют два основных типа адаптивных эквалайзеров. Это эквалайзер без обратной связи (Feed-Forward, FF) (рис. 6) и с обратной связью (Feed-Backward, FB) (рис. 7). В начале сеанса связи передаётся известная последовательность информационных символов, которая используется для обучения эквалайзера. После обучения эквалайзер функционирует на основе значений его выходного сигнала.

Для эффективной работы эквалайзера требуется определять ряд таких параметров, как число весовых коэффициентов адаптивного фильтра h (в случае FF-эквалайзера), соотношение между числом весовых коэффициентов в прямой h^f и обратной ветвях эквалайзера h^b (в случае FB-эквалайзера), алгоритм адаптивной фильтрации. Эффективность работы эквалайзера зависит и




Рис. 7. Адаптивный эквалайзер с обратной связью

от вида передаточной характеристики канала связи и уровня шума $z(k)$.

Для исследования характеристик эквалайзера служит второй виртуальный инструмент, разработанный в среде графического программирования LabVIEW (рис. 8) с использованием основных вычислительных процедур, реализующих модели передаваемых сигналов, эквалайзера, расчёта вероятности принятых ошибочно информационных символов и ошибочных бит (Symbol Error Rate, SER, и Bit Error Rate, BER) на языке программирования MATLAB.

В инструменте используется квадратурная амплитудная модуляция. В качестве алгоритма адаптивной фильтрации используется NLMS- или RLS-алгоритм. Можно выбирать тип эквалайзера (FF или FB), задавать параметры адаптивного фильтра, алфавит (созвездия) передаваемых символов, отношение сигнал-шум на входе эквалайзера, задержку обучающей последовательности относительно передаваемой последовательности, число обучающих символов и число

Проектирование корпусов для интегральных микросхем и полупроводниковых приборов, производство продукции из электротехнической керамики.

MVS
ЦЕНТР ВОЕННОПОСТАВКИ

Поставка сырья и материалов, содержащих драгоценные металлы.

**КОМПЛЕКСНАЯ ПОСТАВКА ЭЛЕКТРОННЫХ КОМПОНЕНТОВ
ОТЕЧЕСТВЕННОГО И ИМПОРТНОГО ПРОИЗВОДСТВА**

- ОАО Донской завод радиодеталей (ДЗРД)
- ООО НПП «Томилинский электронный завод»
- ЗАО «Кремний-Маркетинг»
- ОАО «Ангстрем»
- ОАО НПК «Северная заря»



www.mvs-cvp.ru

- ОАО «Уральский завод электрических соединителей» (ОАО «Завод «Исеть»)
- ОАО «Завод «Атлант»
- ОАО «Трубчевский завод «Нерусса»
- ФГУП «Карачевский завод «Электродеталь»
- ОАО «Завод «Мезон»













Поставка изделий с приёмкой "1", "5" и "9" со склада и под заказ по заводским или договорным ценам (всю информацию Вы можете получить у менеджеров)

127591, г. Москва, Дмитровское шоссе, д.100/2; тел.: (495) 780-5384, 780-5387; факс: (495) 788-61-05; e-mail: ec@mvs-cvp.ru

194100, г. Санкт-Петербург, ул. Кантемировская, д.12, лит.А.; тел.: (812) 324-40-15; факс: (812) 324-2238 e-mail: office_spb@mvs-cvp.ru

ЗАКЛЮЧЕНИЕ

Таким образом, в настоящей работе представлены два виртуальных программных инструмента, предназначенных для исследования характеристик адаптивных эхокомпенсаторов и эквалайзеров – устройств, широко используемых в оборудовании современных средств связи. Проекты подготовлены в программном обеспечении LabVIEW 7.0 и MATLAB 7.0. Для их выполнения требуется программное обеспечение указанных или более высоких версий. Специальных требований к ресурсам используемого персонального компьютера не предъявляется. Время выполнения моделирования определяется быстродействием персонального компьютера, видом алгоритма и числом его итераций, числом весовых коэффициентов адаптивного фильтра. На современных компьютерах со средним быстродействием время выполнения 10 000 итераций составляет единицы минут.

Представленные в работе виртуальные инструменты могут применяться при проектировании компенсаторов сигналов электрического эха и выравнителей каналов связи. Их также можно использовать при проведении лабораторных практикумов. Инструменты являются открытой программной средой, что позволяет их модифицировать и расширять функциональные возможности. Например, в инструментах можно применять различные типы модуляции при исследовании эквалайзеров, различные алгоритмы адаптивной фильтрации, например, быстрые RLS-алгоритмы, и т.п.

ЛИТЕРАТУРА

1. Messerschmitt D. Echo cancellation in speech and data transmission. IEEE J. on Selected Areas in Communications. 1984. Vol. 2. № 2. P. 283–297.
2. Qureshi S. Adaptive equalization. IEEE Signal Processing Magazine. 1982. № 3. P. 9–16.
3. Уидроу Б., Стирнз С. Адаптивная обработка сигналов. Пер. с англ. под ред. В.В. Шахгильдяна. М.: Радио и связь, 1989.
4. Белиовская Л.Г., Белиовский А.Е. LabVIEW – школьный курс. М.: National Instruments, 2006.
5. Алексеев Е.Р. Matlab 7. М: НТ Пресс, 2006.
6. Digital network echo cancellers. ITU-T Recommendation G.168. Series G: Transmission systems and media, digital systems and networks. Geneva: ITU. 2002.




Рис. 8. Виртуальный инструмент адаптивного эквалайзера

символов, передаваемых после обучения. Параметры SER и BER оцениваются на основе символов, передаваемых после обучения эквалайзера.

В качестве результатов моделирования в виртуальном инструменте выводятся численные значения SER и BER, а также в графическом виде выводятся созвездия: передаваемых информационных символов, символов на выходе канала связи без шума и с шумом, а также символов на выходе эквалайзера. Изображения созвездий широко используются для визуальной оценки качества работы модемов. На панели инструмента также отображаются им-


пульсный отклик и передаточная характеристика канала связи, эквалайзера, свёртка импульсных откликов канала связи и адаптивного эквалайзера, общая передаточная характеристика канала связи и эквалайзера.

Меня импульсные отклики канала связи, параметры адаптивного фильтра, алгоритм адаптивной фильтрации, тип модуляции, можно исследовать эффективность работы эквалайзера и определять параметры адаптивного фильтра, обеспечивающие требуемое качество (значение SER и BER, длительность переходного процесса и вычислительную сложность реализации).

Память следующего поколения на «скоростных» нанотрубках

В январе 2002 г. ученые Каньшуй Чжен (Quanshui Zheng) из университета Цинхуа (Tsinghua University) в Пекине и Кин Цзян (Qing Jiang) из Калифорнийского университета опубликовали интересную работу *Multiwalled Carbon Nanotubes as Gigahertz Oscillators*. Исследователи установили, что группа концентрических нанотрубок, вложенная внутрь другого набора трубок, может скользить назад и вперед со скоростью порядка миллиарда раз в секунду, т.е. с частотой, исчисляемой гигагерцами. Такие нанотрубки получили название «скоростных», или телескопических.

На этом явлении основана новая разработка группы учёных под руководством уже известного нам Кина Цзяна и Йона Вон Кана (Jeong Won Kang). Сообщается, что новый тип памяти объединяет в себе скорость RAM и при этом имеет все преимущества энергонезависимой памяти. Исследователи спроектировали накопитель на основе энергонезависимой памяти ёмкостью 1 терабит. Отмечается, что плотность нового типа памяти будет значительно превосходить все существующие на сегодняшний день кремниевые решения. В общих чертах понять суть новой разработки можно из нижеприведенного рисунка.



В нанотрубку помещают другую нанотрубку значительно меньшего диаметра. Эта внутренняя нанотрубка получила название «телескоп». Эта система помещается между двумя нейтрально заряженными электродами. При зарядке одного электрода зарядом одного знака, а «телескопа» – зарядом противоположного знака внутренняя нанотрубка начинает притягиваться к соответствующему электроду. Происходит это явление под действием сил Ван-дер-Ваальса, которые хорошо известны из университетского курса физики. Особо отмечается устойчивость состояний в положении «возле электрода», которые сохраняются после окончания действия электрического поля.

Для создания электродов использовалась платина. Исследователи достигли

впечатляющих результатов: переключение состояний осуществлялось всего за 10...11 с, а стирание данных с одной ячейки памяти происходит за 10...12 с. Учёные своими заявлениями внушают оптимизм относительно будущего нового типа памяти, но остаются нерешёнными ещё ряд проблем. К примеру, эксперименты успешно проходили только при очень низкой температуре в 1°K (-272,5°С). Так что о сроках получения первого, работающего при комнатной температуре образца, не говоря уже о коммерциализации новой технологии, говорить пока не приходится.

physorg.com

В США созданы первые атомные транзисторы

Американские учёные пришли к выводу, что вещество, которое называют конденсатом Бозе–Эйнштейна, может быть использовано для создания атомных транзисторов. Это стало одним из первых шагов к созданию атомных микросхем вместо электронных. Исследования возможности использования атомов вместо электронов возглавляет Алекс Зозуля (Alex Zozulya) из Уоркестерского политехнического института (Worcester Polytechnic Institute), штат Массачусетс, совместно с коллегами из университета Колорадо.

В основе схем нового типа будет лежать конденсат Бозе–Эйнштейна, который является очень холодным газообразным облаком атомов, находящихся в одном квантовом состоянии. Этим экзотичным материалом будут манипулировать в трёх смежных камерах, состоящих из атомов, удерживаемых лазером или электромагнитным полем.

Характер передвижения атомов между крайними камерами будет определяться концентрацией атомов в центральной камере. Этот принцип соответствует принципу полевых транзисторов, т.е. левая камера имеет высокую концентрацию электронов, центральная камера является переходом, а правая камера имеет высокую концентрацию дырок.

На практике применение таких атомных транзисторов даст устройствам, создаваемым на их основе, иные свойства в сравнении с электронными аналогами. Квантовые взаимодействия между очень холодными атомами позволяют добиться слаженности, недоступной для электронов при комнатной температуре. За счёт этого можно создавать, например, более эффективные усилители. А принципиаль-


ное сходство с традиционными полевыми транзисторами упрощает создание схем на основе новой технологии.

www.newscientisttech.com

Samsung: технология уменьшения количества чипов в ЖК ТВ

Компания Samsung разработала новую технологию упаковки управляющих интегральных схем, применяемых в жидкокристаллических ТВ-панелях. Разработка получила название TECOF (thermally-enhanced chip-on-film). Инженеры компании утверждают, что рассеяние тепла улучшается на 20% по сравнению с повсеместно применяемой технологией COF (chip-on-film).

Типичные управляющие интегральные схемы больших телевизионных ЖК-панелей требуют напряжения питания как минимум 15 В. Это, в свою очередь, вызывает повышенное тепловыделение, что влияет на надёжность панелей. Samsung подобрала новый материал для тонких металлических плёнок (на них крепятся чипы), который способствует более эффективному рассеянию тепла. Также разработан новый технологический процесс прикреплёния чипов в упаковке COF на металлическую ленту. Благодаря этой ленте тепло, возникающее в интегральной схеме, передается на неё, а потом – в окружающую среду.



Выделение тепла накладывает ограничение на количество каналов в чипе управления, а это, в свою очередь, не позволяет уменьшить количество чипов и упростить структуру панели. Если взять, к примеру, Full HD-телевизор, то теперь благодаря разработке Samsung количество каналов в одном чипе возросло с 414 до 720, что привело к уменьшению чипов с 14 до 8, т.е. почти в два раза.

Технология TECOF уже готова к внедрению, и массовое производство интегральных схем в новой упаковке начнётся во втором квартале этого года.

samsung.com

О выборе числа градаций весовых коэффициентов адаптивного цифрового фильтра

Владимир Бартенев (Москва)

В статье рассмотрен новый подход к построению цифрового режекторного фильтра на основе метода адаптивной фильтрации с параметрическим оцениванием. При обеспечении высокой эффективности подавления помехи с неизвестными параметрами он минимизирует набор весовых коэффициентов адаптивного фильтра. На основе алгоритма максимального правдоподобия получены новые результаты, характеризующие свойства оценок модуля и аргумента комплексного коэффициента корреляции.

Одним из подходов построения цифровых фильтров для подавления помех с неизвестными параметрами является метод адаптивной фильтрации помехи с параметрическим оцениванием. Этот метод предполагает, что коррелированная помеха имеет унимодальный спектр известной формы и что у коррелированной помехи неизвестны лишь два параметра – доплеровское смещение спектра (аргумент межпериодного коэффициента корреляции) и ширина спектра флуктуаций помехи (модуль межпериодного коэффициента корреляции). С учётом этих предположений, в реальном масштабе времени оцениваются только эти два параметра, и по ним выбираются весовые коэффициенты цифрового адаптивного фильтра, которые предварительно рассчитываются для определённой модели коррелированной помехи и хранятся в ПЗУ. Основной вопрос, ко-

торый возникает в этом случае, – каким должен быть объём ПЗУ для хранения весовых коэффициентов адаптивного цифрового фильтра? Данный вопрос фактически сводится к выбору числа градаций оценок модуля и аргумента комплексного коэффициента корреляции помехи и их минимизации.

Выбор числа градаций оценки модуля коэффициента корреляции

Рассмотрим выбор числа градаций оценки модуля коэффициента корреляции при построении цифрового режекторного фильтра (см. рис. 1). Этот фильтр работает с адаптацией по модулю межпериодного коэффициента корреляции, вычисляемого по алгоритму максимального правдоподобия [1].

Можно показать, что для гауссовой корреляционной функции относи-

тельные потери для М-каскадного адаптивного фильтра (за счёт несоответствия весового коэффициента w , формируемого по оценке модуля коэффициента корреляции, истинному значению модуля коэффициента корреляции R) выражаются следующей формулой:

$$\Delta K_{\omega} = \left(\sum_{p=0}^M \varepsilon_p (-1)^p w^p R^{p^2} \sum_{i=0}^{M-p} C_M^i C_M^{i+p} w^{2i} \right) / \left(\sum_{p=0}^M \varepsilon_p (-1)^p R_1^p R^{p^2} \sum_{i=0}^{M-p} C_M^i C_M^{i+p} R^{2i} \right)$$

Пусть интервал реальных значений модуля межпериодного коэффициента корреляции помехи R составляет 0,9...0,99. Для двух крайних значений $R = 0,9$ и $R = 0,99$ на рис. 2 построены графики зависимости относительных потерь в коэффициенте подавления от весового коэффициента для однокаскадного адаптивного фильтра ($M = 1$). Из рис. 2 видно, что, независимо от значения, можно использовать постоянное оптимальное значение весового коэффициента, взятое из точки пересечения кривых и равное 0,97. При таком весовом коэффициенте для фильтра 1-го порядка потери для двух крайних значений коэффициента корреляции составят 0,25 и 1,5 дБ соответственно. Для трёхкаскадного адаптивного фильтра ($M = 3$), как следует из рис. 3, относительные потери в коэффициенте подавления для одного оптимального весового коэффициента $w = 0,97$ будут много больше – 3,5 и 6,5 дБ соответственно. Чтобы эти потери снизить, необходимо рассматриваемый диапазон значений R разбить на большее число градаций.

На рис. 4 и 5 приведены аналогичные графики для двух градаций разбиения модуля коэффициента корреляции, т.е. для $R = 0,9...0,95$ и для $R = 0,95...0,99$. Из графиков следует, что при использовании теперь уже двух оптимальных значений весо-




Рис. 1. Многокаскадный адаптивный режекторный фильтр, где:

- 1 – память данных;
- 2 – вычитатель;
- 3 – блок оценки модуля и аргумента коэффициента корреляции, ПЗУ весовых коэффициентов фильтра;
- 4 – умножитель на весовой коэффициент




Рис. 2. Потери в эффективности однокаскадного фильтра от несоответствия весового коэффициента оценке модуля коэффициента корреляции




Рис. 3. Потери в эффективности трёхкаскадного фильтра от несоответствия весового коэффициента оценке модуля коэффициента корреляции




Рис. 4. Потери в эффективности трёхкаскадного фильтра от несоответствия весового коэффициента оценке модуля коэффициента корреляции для первой градации разбиения этой оценки 0,9...0,95




Рис. 5. Потери в эффективности трёхкаскадного фильтра от несоответствия весового коэффициента оценке модуля коэффициента корреляции для второй градации разбиения этой оценки 0,95...0,99




Рис. 6. Вероятность ошибки назначения широкой полосы подавления при узкополосной помехе для $N = 2$



Рис. 7. Вероятность ошибки назначения широкой полосы подавления при узкополосной помехе для $N = 4$




Рис. 8. Вероятность ошибки назначения широкой полосы подавления при узкополосной помехе для $N = 8$

вых коэффициентов для двух градаций разбиения потери для фильтра 3-го порядка не превысят 2 дБ. При разбиении на большее число градаций потери можно снизить ещё больше.

С помощью рассмотренного метода можно выбрать не только

число градаций оценки модуля межпериодного коэффициента корреляции, но и оптимальные значения весового коэффициента в пределах каждой градации, минимизируя общее число весовых коэффициентов при адаптивной работе фильтра.

Данное разбиение на градации выполнено для большого числа усредняемых элементов, используемых в оценке модуля межпериодного коэффициента корреляции. Чтобы учесть реально используемое конечное число усредняемых элементов N при выборе числа града-




Рис. 9. Потери в эффективности однокаскадного фильтра от несоответствия весового коэффициента оценке аргумента коэффициента корреляции




Рис. 10. Потери в эффективности трёхкаскадного фильтра от несоответствия весового коэффициента оценке аргумента коэффициента корреляции

Результаты расчётов s в радианах

R	$N=2$	$N=3$	$N=4$	$N=5$	$N=6$	$N=7$	$N=8$
0,93	0,305	0,2075	0,1673	0,1418	0,1263	0,115	0,1063
0,94	0,2783	0,1891	0,1512	0,1299	0,1158	0,1055	0,0976
0,95	0,2501	0,17	0,1363	0,1173	0,1047	0,0954	0,0883
0,96	0,22	0,1497	0,1205	0,1039	0,0927	0,0846	0,0782
0,97	0,187	0,1277	0,1032	0,0891	0,0796	0,0726	0,0672

ций оценки модуля межпериодного коэффициента корреляции, необходимо оценить вероятности ошибочных решений при назначении того или иного набора весовых коэффициентов. Для этого при разбиении на две градации R требуется найти вероятность назначения узкой полосы подавления при воздействии широкополосной помехи и, наоборот, назначение широкой полосы подавления при узкополосной помехе.

С этой целью воспользуемся распределением оценки модуля межпериодного коэффициента корреляции [2], из которого получим вероятность попадания оценки в заданный интервал градаций коэффициентов корреляции:

$$P(R_1, R_2) = \frac{(1-R^2)^N}{\Gamma(N)\Gamma(N-1)} \times \sum_{k=0}^{\infty} \frac{(R)^{2k} \Gamma^2(N+k)}{\Gamma^2(k+1)} \sum_{m=0}^{N-2} (-1)^m \times C_{N-2}^m \frac{R_2^{2(m+k+1)} - R_1^{2(m+k+1)}}{2^{(m+k+1)}}.$$

Для $R_1 = 0,9$ и $R_2 = 0,5$ были рассчитаны вероятности попадания оценки в этот интервал (вероятность ошибочных решений назначить весовые коэффициенты широкополосной помехи, когда воздействует узкополосная помеха) для модуля коэффициента корреляции $R = 0,95...0,99$ при разных значениях N : $N = 2$ (рис. 6), $N = 4$ (рис. 7) и $N = 8$ (рис. 8). Из приведённых графиков следует, что для безошибочной классификации узкополосной помехи ($R = 0,99$) достаточно $N = 2$. С уменьшением R ошибка классификации растёт, и для её снижения требуется увеличивать усредняемое число выборок наблюдения при формировании оценки модуля коэффициента корреляции. В частности, при $N = 8$ вероятность назначения широкой полосы подавления при узкополосной помехе ($R = 0,9...0,99$) не превышает 5%.

Выбор числа градаций оценки аргумента межпериодного коэффициента корреляции

При адаптивной цифровой фильтрации коррелированной помехи с доплеровским смещением спектра возникает проблема выбора числа градаций аргумента комплексного коэффициента корреляции, что влияет на требуемое число наборов весовых коэффициентов. Покажем, как влияет смещение спектра коррелированной помехи, прибегнув к расчёту относительного ухудшения коэффициента подавления для M -каскадного адаптивного режекторного фильтра по сравнению с фильтром без адаптации. Для этого воспользуемся следующей формулой для гауссовой корреляционной функции:

$$\Delta K_{\gamma} = \left(\sum_{p=0}^M \varepsilon_p (-1)^p \cos(p\gamma) R^{p^2} \sum_{i=0}^{M-p} C_M^i C_M^{i+p} \right) / \left(\sum_{p=0}^M \varepsilon_p (-1)^p R^{p^2} \sum_{i=0}^{M-p} C_M^i C_M^{i+p} R^{2i} \right).$$

Относительное ухудшение коэффициента подавления однокаскадного фильтра в зависимости от $\gamma = 0,08$, $\gamma = 0,09$ и $\gamma = 0,1$ приведено на рис. 9 для $R = 0,9...0,99$. На рис. 10 показано влияние на относительное ухудшение коэффициента подавления трёхкаскадного фильтра. Наиболее сильное влияние γ оказывает на многокаскадный фильтр при сильно коррелированной помехе. В частности, при $\gamma = 0,1$ для трёхкаскадного фильтра относительное ухудшение коэффициента подавления для $R = 0,99$ достигает 4,5 дБ.

Однако определяющим фактором, влияющим на выбор числа градаций γ , является точность оценки аргумента коэффициента корреляции, которая зависит от числа усредняемых элементов N . Таким образом, дисперсия оценки γ в конечном счёте определяет выбор числа градаций оценки аргумента

межпериодного коэффициента корреляции.

Будем исходить из следующего положения: интервал градаций должен быть по крайней мере не больше, чем среднеквадратическое отклонение оценки аргумента комплексного коэффициента корреляции. Для нахождения дисперсии оценки аргумента γ , вычисляемой методом максимального правдоподобия при произвольных R и N , воспользуемся плотностью распределения [2]:

$$\omega(\hat{\gamma}) = \frac{(1-R^2)^N}{2\pi\Gamma(N)} \times \sum_{k=0}^{\infty} \frac{(2R)^k \Gamma(k/2+1)\Gamma(N+k/2)}{\Gamma(k+1)} \times \left(\cos(\hat{\gamma}-\gamma) \right)^k.$$

В результате получим выражение для дисперсии оценки $\hat{\gamma}$:

$$\sigma^2 = \frac{\pi^2}{3} + 4 \frac{(1-R^2)^N}{\Gamma(N)} \times \sum_{k=0}^{\infty} \frac{(-R)^k \Gamma(k/2+1)\Gamma(N+k/2)}{\Gamma(k+1)} \times \sum_{n=0}^{[(k-1)/2]} C_n^k / (k-2n)^2.$$

Результаты расчётов σ приведены в таблице.

Таким образом, при помощи описанной выше методики разбиения на градации оценок модуля и аргумента коэффициента корреляции, задавая минимальное число усредняемых элементов при формировании оценок, можно построить цифровой адаптивный режекторный фильтр с малым числом весовых коэффициентов и высокой эффективностью.

ЛИТЕРАТУРА

1. Бартнев В.Г., Бартнев М.В. Адаптивный режекторный фильтр на DSP BlackFin. Труды 8-й Международной конференции: Цифровая обработка сигналов и её применение. 2006. Вып. 8.
2. Бартнев В.Г. Применение распределения Уишарта для анализа эффективности адаптивных систем СДЦ. Радиотехника и электроника. 1981. Т. XXVI. № 2.



Новости мира News of the World Новости мира

Проблемы AMD

По мнению аналитиков, в настоящее время компания Advanced Micro Devices стоит на пороге потенциального финансового кризиса, а слухи говорят о возможности леведжированного выкупа – операции приобретения контрольного пакета акций акционерной компании с привлечением заёмных средств, гарантией которых выступают активы поглощаемой компании. Были также отмечены активные операции по продаже акций AMD самой компанией, что свидетельствует о её беспокоестве по поводу обеспечения достаточного количества денежных средств.

Первейшая причина, вынуждающая AMD активно искать источники денег, – напряжённая ценовая война с Intel. Среди неблагоприятных для компании факторов эксперты отмечают также возвращение Майкла Делла на пост исполнительного директора Dell. Это, по их мнению, будет способствовать укреплению связей Dell с Intel, в то время как развитие отношений Dell–AMD по меньшей мере замедлится. Фактором замедления выступает и наблюдаемое в настоящее время отсутствие в номенклатуре процессоров AMD ярких новинок, способных повысить конкурентоспособность без необходимости разорительного снижения цен.

По данным Mercury Research, в последнем квартале 2006 г. AMD захватила 25,3% рынка x86-совместимых процессоров – больше, чем когда-либо, но победа эта оказалась пирровой. При валовом доходе за этот период, равном 1,77 млрд. долл., убытки составили 574 млн. долл., что разительно отличается от успешных показателей третьего квартала 2006 г. – 1328 млрд. долл. дохода и от показателей четвертого квартала 2005 г., когда доход составил 1,351 млрд. долл. Intel между тем уверенно укрепляет свои позиции на рынке, а её новые продукты, в частности, четырёхъядерные процессоры, пользуются большим интересом и у потребителей, и у производителей, свидетельством чему можно считать решение Sun Microsystems использовать эти чипы в своих серверах.

eetimes.com

Нанотехнологии помогут китайской экономике

Будущее Китая как супердержавы зависит от нанотехнологий, – считает профессор Калифорнийского университета Санта-Барбары Ричард П. Апельбаум. Своё мнение учёный озвучил на специальном мероприятии, соучредителями которого

выступили многочисленные организации, занимающиеся именно этим вопросом.

Специалист полагает, что именно благодаря проведению научных изысканий в данной сфере, а также чрезвычайно дешёвой рабочей силе Китай сумеет занять одну из лидирующих позиций на постепенно разрастающемся рынке (капитализация которого вскоре должна превысить \$3 триллиона), тем самым обеспечив себе первенство в геополитической гонке.

Сегодняшние инвестиции Китая в создание научной и производственной базы считаются аналитиками лишь началом «большого пути». В течение последующих лет именно в этой стране произойдут открытия, которые помогут внедрению популярных коммерческих решений, основанных на нанотехнологиях. По крайней мере, потенциал для такого развития событий имеется уже сейчас.

Учёные полагают, что другим странам стоит больше внимания уделять этому вопросу, если они хотят в дальнейшем конкурировать с китайской продукцией.

techon.nikkeibp.co.jp

Китай: грядущий лидер полупроводниковой промышленности

После проведения аналитического исследования рынка полупроводниковой продукции сотрудники организации PricewaterhouseCoopers, опираясь на данные китайских и мировых источников, сделали заявление, что в 2005 г. доля продукции всех полупроводниковых электронных систем, произведённых в Китае, составила 90%. Специалисты вели наблюдение за рынком, начиная с 2003 г.

Согласно данным China's Impact on the Semiconductor Industry: 2006 Update («Влияние Китая на полупроводниковую промышленность: 2006»), китайский рынок в 2005 г. оказался масштабнее, чем рынки Японии, Америки и Европы. Эксперты предполагают, что ближе к 2010 г. одна треть мирового рынка полупроводников сможет перейти под крыло китайских разработчиков. Немалую роль в этом процессе играет тот факт, что производители этой страны завладевают всё большей частью рынка готовой продукции электроники и оборудования (ОЕМ). К примеру, в 2004 г. спрос на китайские OEM-товары составил 20%, а в 2005 – уже 26%.

Несомненно, рост объёмов производства электроники стимулирует спрос разработчиков в полупроводниковой продукции. Согласно аналитическим данным, в

2005 г. в эту страну было экспортировано более 2/3 всех поставок чипов.

techon.nikkeibp.co.jp

Рынок DRAM: снижение цен на 30%

Разработчикам компьютерных комплектов приходится осознать, что рынок памяти DRAM переживает серьёзный кризис – уровень цен на эту продукцию с начала года упал более чем на 30%. Предполагалось, что интенсивное падение цен растянется на весь год, однако аналитики столкнулись с «обвалом» уже в начале 2007 г., спустя буквально месяц, – заявил Брайна Ши, президент тайваньского поставщика памяти Powerchip Semiconductor.

Негативные сезонные показатели и слабый спрос на чипы памяти DRAM заставил разработчиков максимально снижать цены на свою продукцию. Однако, по словам Ши, его компания надеется, что этот шаг – мера временная и равновесие спроса и предложения в 2007 г. восстановится.

В итоге аналитики рассчитывают, что рынок памяти DRAM всё же пересечёт отметку \$36 млрд. в этом году. Для сравнения, в прошлом году мировые поставки озаменовались суммой в \$34 млрд., а в 2005 – \$25 млрд. Эти данные прозвучали на презентации Taiwan+China Semiconductor Outlook. Некоторые разработчики видят иной выход из этой ситуации. Хорошая новость в этом плане – релиз операционной системы Windows Vista, которая, согласно официальным данным, отличается от других ОС очень серьёзными системными требованиями, что, в свою очередь, стимулирует покупателей на вынужденные апгрейды. Возможно, этот факт позволяет рассчитывать поставщикам памяти на рост спроса во второй половине 2007 г.

Не секрет, что сразу после анонса Vista покупательская активность потребителей резко возросла, в особенности на рынке США. Да и сборщики ПК, изготовители ноутбуков, сейчас занимаются переоборудованием модельных рядов своей продукции под свежую «операционку», что также сулит стабилизацию рынка DRAM. В результате в первую неделю декабря продажи ПК подпрыгнули по сравнению с последней декадой января более чем на 170%.

Стоит отметить, что нелёгкие времена переживает не только рынок DRAM. Цены на флэш-память NAND также могут пережить в этом году 65%-ый обвал, что может превратить новые разработки такого уровня в практически бесплатный товар.

eetimes.com

Применение новых критериев оценки качества изображений после их сжатия с потерями

Наталья Илюшкина, Михаил Чобану (Москва)

В статье рассматриваются новые критерии оценки качества сжатых изображений – «эталонный» (при наличии исходного изображения) и «слепой» (при его отсутствии). Первый основан на пиковом отношении сигнал–шум и учёте визуального восприятия человеком. Второй критерий основан на анализе артефактов блочной структуры и размытия, которые характерны для блочных алгоритмов с применением дискретного косинусного преобразования. Данные критерии были рассмотрены с точки зрения их применения при оценке качества изображений, сжатых с помощью вейвлет-алгоритмов.

Необходимость хранения и передачи огромных объёмов информации в современных компьютерах и системах связи обуславливает применение сжатия данных во многих областях, от медицины до космонавтики. Сжатием данных называется процесс обработки, направленный на уменьшение их объёма. За последнее время было разработано большое количество эффективных методов сжатия с потерями и без потерь, обладающих рядом совершенно разных свойств [1]. Оценка способов сжатия без потерь обычно является относительно простой задачей, для решения которой используется ряд стандартных критериев (степень сжатия, скорость выполнения и др.).

Одним из способов достижения эффективного сжатия является потеря некоторого количества информации. Однако она должна происходить избирательно, и основным принципом является потеря той части информации, к которой зрительное восприятие человека наименее

чувствительно. Это требует точного знания цветов, их представления и восприятия человеком.

Основную проблему при оценке качества изображений, сжатых с помощью методов сжатия с потерями, представляет сложность описания типа и степени ухудшения качества восстановленных изображений. Из-за свойственных субъективным критериям недостатков особый интерес представляет разработка количественных, объективных критериев, как численных, так и графических, которые можно использовать вместо субъективных оценок. Такая методика необходима не только для оценки качества изображения, полученного в результате выполнения определённого алгоритма, но и для сравнения результатов работы разных алгоритмов, цифровых фильтров и т.д.

Наиболее распространённым объективным критерием оценки является СКО – среднее квадратическое отклонение (mean square error, MSE). Оно

весьма ненадёжно, т.к. не соответствует системе визуального восприятия человека (human visual system, HVS). Следует отметить, что значение СКО может значительно изменяться при существенном ухудшении субъективно воспринимаемого качества сжатого изображения. Поэтому СКО, так же как и пиковое отношение сигнал/шум (PSNR), не может быть взято за основу при построении оптимальных с визуальной точки зрения систем преобразования изображений с целью их сжатия.

Необходимо отметить, что значение PSNR не может в полной мере отражать воздействие на изображение различных видов помех (см. рис. 1), т.е. при наличии в изображении разных видов шумов его значение может оставаться постоянным, а качество изображения существенно изменяться. Особое внимание следует уделять углублённому анализу зрительного восприятия человека. Его невозможно измерить с помощью существующих инструментов, однако применение даже упрощённой модели зрительного восприятия при разработке объективных критериев, по мнению специалистов, значительно улучшает их корреляцию с оценками наблюдателей [2].

В настоящее время широко распространены алгоритмы сжатия статических и видеоизображений на основе блочного кодирования с использованием дискретного косинусного преобразования (ДКП). Таким алгоритмом является JPEG – блочный алгоритм кодирования с потерями, которые возникают вследствие квантования коэффициентов ДКП блоков размером 8×8 пикселей. Эффект размытия границ и другие артефакты, возникающие вследствие независимой обработки блоков изображения, обусловлены квантованием. Из-за различного квантования в низкочастотной и высокочастотной областях возникают различные погрешности округления соответствующих коэффициентов ДКП. Потери в высокочастотной области являются




Рис. 1. Тестовое изображение искажённое

(а) гауссовское размытие; (б) затемнение (smoked glass); (в) эффект пикселизации (pixelate); (г) гауссовский шум

главной причиной эффекта размытия границ, смазывая изображение внутри каждого блока. Эффект блочной структуры обусловлен отсутствием непрерывности на границах между блоками, т.к. в алгоритмах JPEG каждый блок обрабатывается независимо.

Для эффективного исследования артефактов необходимо преобразовать сигнал в частотную область. Обозначим входной сигнал как $x(m, n)$, где $m \in [1, M]$ и $n \in [1, N]$. Рассчитаем разностный сигнал вдоль каждой горизонтальной линии:

$$d_b(m, n) = x(m, n+1) - x(m, n), \quad n \in [1, N-1]. \quad (1)$$

Предлагаемый метод не требует больших вычислительных мощностей и значительного объёма памяти. Рассчитываются только вертикальные и горизонтальные параметры. Сначала рассчитывается оценка «блочности», как усреднённая разница между границами блоков:

$$B_b = \frac{1}{M \left(\lfloor N/8 \rfloor - 1 \right)} \sum_{i=1}^{\lfloor N/8 \rfloor - 1} \sum_{j=1}^{N-1} |d_b(i, 8j)|. \quad (2)$$

Затем определяется оценка «активности» сигнала. Эффект размытия границ трудно оценить, не имея исходного, т.е. не сжатого изображения. Это является причиной уменьшения мощности сигнала, и совмещение параметров оценки мощности и «блочности» даёт более близкое представление о размытости в соответствующем изображении.

Мощность сигнала зависит от двух факторов. Первый – средняя абсолютная разность между значениями внутри отдельного блока:

$$A_b = \frac{1}{7} \left[\frac{8}{M(N-1)} \sum_{i=1}^M \sum_{j=1}^{N-1} |d_b(i, j)| - B_b \right]. \quad (3)$$

Второй фактор – частота перехода через ноль, определяемая для $n \in [1, N-2]$:

$$z_h(m, n) = \begin{cases} 1 & \text{переход через ноль } d_h(m, n) \\ 0 & \text{иначе} \end{cases} \quad (4)$$

Формулу расчёта Z_b можно записать следующим образом:

$$Z_b = \frac{1}{M(N-2)} \sum_{i=1}^M \sum_{j=1}^{N-2} z_h(m, n). \quad (5)$$

Аналогично рассчитываются вертикальные параметры B_v, A_v и Z_v . Сум-




Рис. 2. График рассеяния для тестовых изображений, сжатых с помощью JPEG

марные параметры рассчитываются как среднее значение вертикальной и горизонтальной составляющих:

$$\begin{aligned} B &= \frac{B_b + B_v}{2}, \\ A &= \frac{A_b + A_v}{2}, \\ Z &= \frac{Z_b + Z_v}{2}. \end{aligned} \quad (6)$$

Существует несколько способов объединения параметров в одну формулу для описания модели оценки качества изображения. Один из методов, который показывает хорошие результаты прогнозирования, представлен формулой:

$$S = \alpha + \beta \gamma_1 A^{\gamma_2} Z^{\gamma_3},$$

где $\alpha, \beta, \gamma_1, \gamma_2$ и γ_3 – параметры модели, которые вычисляются на основе данных субъективных тестов. Для отыскания наилучших параметров используется стандартная функция панели инструментов статистики MATLAB – `nlinfit`. Однако важно не «переобучать» данную систему, иначе, даже если будут достигнуты очень хорошие результаты для экспериментальных изображений, способность к обобщению ухудшается. В результате были получены следующие параметры модели: $\alpha = -245,9, \beta = 261,9, \gamma_1 = -0,0240, \gamma_2 = 0,0160$ и $\gamma_3 = 0,0064$ [3].

Для проверки соответствия данного алгоритма субъективным оценкам было проведено субъективное тестирование, в котором приняли участие более двадцати людей различных специальностей. Исследования показали, что для оценки изображений, сжатых блочными ДКП алгоритмами предложенный критерий показывает очень хорошие результаты (см. рис. 2).




Рис. 3. График рассеяния для изображений, сжатых с применением вейвлет-разложения

Преимуществом этого метода является то, что он не требует больших вычислительных мощностей (поскольку в нём нет сложных преобразований) и сохранения исходного изображения (или его части).

Последнее время активно развиваются алгоритмы, основанные на вейвлет (wavelet)-разложении, например, JPEG2000 и др. При сжатии алгоритмами, использующими вейвлет-разложение, искажения отличаются от искажений методов, основанных на ДКП, характерной особенностью которых является эффект размытия границ. Представленный выше метод ориентирован на распознавание так называемой «блочности» и размытости внутри отдельного блока. При применении его для вейвлет-алгоритмов представленный метод не даёт эффективных результатов (см. рис. 3). В этом случае требуется другой критерий оценки качества сжатия изображений.

С этой целью было исследовано несколько критериев, таких как универсальный индекс качества (UQI) и метод разложения на собственные значения (M-SVD). Ниже описан метод, который показал лучшие результаты.

Для оценки качества новых алгоритмов сжатия используются СКО (MSE) и пиковое отношение сигнал/шум (PSNR):

$$MSE = \frac{\sum_{i=1}^I \sum_{j=1}^J (I_{ij} - I_{ij}^e)^2}{IJ}, \quad (7)$$

$$PSNR = 10 \lg(255^2 / MSE), \quad (8)$$

где I_{ij} – значение ij -го пикселя восстановленного изображения, I_{ij}^e соответствует значению ij -го пикселя оригинального изображения, I, J – размер изображения.




Рис. 4. График рассеяния для критерия PSNR_{HVS}

Меньшее значение MSE или большее значение PSNR соответствует лучшему качеству восстановленного изображения.

Проведённые исследования показали, что система человеческого восприятия (HVS) менее чувствительна к искажениям на низких частотах, чем к искажениям в высокочастотной области, что явилось основной причиной, чтобы учитывать HVS при разработке популярного стандарта сжатия JPEG. В частности, это отражено в специально спроектированной таблице корректирующих величин, которая применяется для квантования коэффициентов ДКП в блоках 8 × 8. Согласно этой таблице, высокочастотные коэффициенты квантуются с большим шагом квантования, что приводит к повышению качества восстановленного изображения.

Предлагается также усовершенствовать MSE и PSNR, используя данную таблицу корректирующих факторов, которая применяется в стандарте JPEG для компоненты интенсивности (Y) в цветовом пространстве YUV. Если использовать равенство Парсевала:

$$E = \int_{-\infty}^{+\infty} |b(t)|^2 dt = \int_{-\infty}^{+\infty} |H(f)|^2 df, \quad (9)$$

то MSE, рассчитанные в пространственной и в пространственно-час-

точной областях, совпадают. Тогда выражение для MSE с плавающим окном 8 × 8 и ДКП примет вид:

$$MSE = \frac{\sum_{i=1}^{I-7} \sum_{j=1}^{J-7} \sum_{m=1}^8 \sum_{n=1}^8 (X[m,n]_{ij} - X[m,n]_{ij}^e)^2}{(I-7)(J-7)64}, \quad (10)$$

где X_{ij} – коэффициенты ДКП блока 8 × 8, для которого координаты верхнего левого элемента равны i и j , x_{ij}^e – коэффициенты ДКП соответствующего окна оригинального изображения. Таким образом, получено окно, которое при каждом шаге сдвигается на пиксель. Чем меньше размер плавающего окна, тем точнее измерения и больше объём вычислений.

Принимая в рассмотрение HVS, можно переписать выражение (9) следующим образом:

$$MSE_{HVS} = \left[\sum_{i=1}^{I-7} \sum_{j=1}^{J-7} \sum_{m=1}^8 \sum_{n=1}^8 \left(X[m,n]_{ij} - X[m,n]_{ij}^e \right) T_c[m,n] \right]^2 / [(I-7)(J-7) \times 64], \quad (11)$$

где T_c – матрица корректирующих факторов. В качестве такой матрицы используется таблица квантования стандарта JPEG (см. таблицу). Для каждого шага вычислений коэффициенты ДКП квантуются согласно их значимости для человеческого восприятия.

Матрица T_c обладает следующими свойствами:

- её коэффициенты обратно пропорциональны соответствующим коэффициентам таблицы квантования JPEG;
- суммарный корректирующий фактор матрицы

$$\sum_{m=1}^8 \sum_{n=1}^8 T_c[m,n]^2 / 64$$

равен единице. Это означает, что в случае однородного распределения искажений по всем пространствен-

ным частотам выполняется равенство $MSE_{HVS} = MSE$.

Теперь можно определить значение PSNR, учитывающее HVS:

$$PSNR_{HVS} = 10 \lg(255^2 / MSE_{HVS}). \quad (12)$$

Для анализа методов оценки так же были проведены субъективные испытания, в которых приняло участие более сорока людей разного возраста и рода занятий. Искажения были получены с помощью алгоритмов иерархического кодирования SPIHT и блочного кодирования SQP. Результат сравнения с субъективными оценками представлен на рисунке 4.

MSE_{HVS} можно рассчитать при помощи последовательных сдвигов на 8 пикселей, а не на 1, как в (10) (метод без перекрытия), при этом алгоритм будет работать в 64 раза быстрее. Исследования показали, что метод с перекрытием необходимо использовать, когда присутствует эффект блочной структуры, в то время как при эффекте размытия границ метод без перекрытия даёт аналогичные результаты, но работает быстрее [4, 5].

Данный метод показал хорошие результаты благодаря использованию таблицы корректирующих факторов, что и является основой HVS в данном методе. Критерий показывает хорошие результаты и для блочных алгоритмов с применением ДКП, но его недостаток в том, что он подразумевает наличие двух изображений: исходного и искажённого. При блочных артефактах появляется необходимость использования алгоритма с перекрытием, что значительно увеличивает время вычислений.

Исследуемые в статье критерии были рассмотрены с точки зрения их применения для оценки качества восстановленных после сжатия изображений: для алгоритмов, основанных на ДКП («слепой»), и для вейвлет-преобразования (PSNR_{HVS}). Для оценки эффективности методов были проведены субъективные тесты. Результаты показали, что PSNR_{HVS} показал более высокую степень корреляции с оценками наблюдателей и является предпочтительным при выборе объективного критерия качества, близкого к субъективной оценке.

Матрица T_c корректирующих факторов для вычисления MSE_{HVS}


1,6084	2,3396	2,5735	1,6084	1,0723	0,6434	0,5046	0,4219
2,1446	2,1446	1,8382	1,3545	0,9898	0,4437	0,4289	0,4679
1,8382	1,9796	1,6084	1,0723	0,6434	0,4515	0,373	0,4596
1,8382	1,5138	1,1698	0,8874	0,5046	0,2958	0,3217	0,4151
1,4297	1,1698	0,6955	0,4596	0,3785	0,2361	0,2499	0,3342
1,0723	0,7353	0,4679	0,4021	0,3177	0,2475	0,2277	0,2797
0,5252	0,4021	0,3299	0,2958	0,2499	0,2127	0,2145	0,2548
0,3574	0,2797	0,2709	0,2626	0,2298	0,2574	0,2499	0,26

ЛИТЕРАТУРА

1. *Eskicioglu A.M., Fisber P.* Image Quality Measures and Their Performance. IEEE Trans. on Comm. Vol. 43. No. 12. Dec. 1995. P. 29–59.
2. *Roorda A.* Human visual system – image formation. University of Houston College of Optometry. Houston, TX. EIST. P. 539–557.

3. *Wang Z., Sheikh H., Bovik F.* No-reference perceptual quality assessment of JPEG compressed images. IEEE Int. Conf. on Image Processing. Sept. 2002.
4. *Egiazarian K., Jaakko A., Ponomarenko N., Lukin V., Battisti F., Carli M.* Two new full-reference quality metrics based on HVS. Proc. 2nd Int. Workshop on Video Processing

and Quality Metrics for Consumer Electronics. VPQM 2006, Scottsdale, Arizona, USA. 22–24 January 2006.

5. *Илюшкина Н.С., Чобану М.К.* Три эталонных критерия оценки качества сжатия изображений. Труды 9-й Междун. конф. «Цифровая обработка сигналов и её применение» DSPA-2007. Т. 2. 

Новости мира News of the World Новости мира

40-дюймовые ЖК-панели продаются лучше плазменных

Согласно данным аналитического агентства Displaybank, в 2006 г. в сегменте 40-дюймовых телеприёмников модели с жидкокристаллическими экранами (LCD) пользовались большей популярностью, чем их плазменные собратья (PDP). Общее количество жидкокристаллических телевизоров указанного размера, проданных за весь прошлый год, составило 7,8 млн. шт., что на 400 тыс. единиц больше, чем моделей с плазменными панелями, количество которых достигло показателя в 7,4 млн. шт.

Анализ результатов, проведённый агентством, показывает, что продажи ЖК-приёмников обошли продажи плазменных панелей ещё в августе 2006 г. и сохраняли лидирующее положение вплоть до конца года. Рост количества проданных ЖК ТВ составлял 5% в месяц, тогда как объём продаж плазменных ТВ испытал 10-% падение за указанный период.

Напомним, что поставки 40-дюймовых ЖК-панелей увеличились с 90 тыс. штук в 2004 г. до 1,2 млн. штук в 2005 г. Прошлый год оказался ещё более удачным – объём продаж крупнопанельных ЖК-телеприёмников увеличился в шесть (!) раз по сравнению с 2005 г.

Аналитическое агентство Displaybank ожидает продолжения роста количества продаж крупнопанельных телевизоров и в 2007 г. Прогнозируется, что количество проданных жидкокристаллических 40-дюймовых приёмников возрастёт до 16,4 млн. единиц; количество проданных плазменных панелей с диагональю в 40 дюймов увеличится значительно скромнее и составит 8,1 млн. единиц.

displaybank.com

Падение цен на ЖК-панели продолжилось

Тенденцию к снижению цен исследователи связывают с тем, что производители пытаются удержать на приемлемом уровне складские запасы, поскольку объём выпуска примерно соответствует объёму заказов. Усилия по контролю запасов на-

правлены на то, чтобы избежать дальнейшего падения цен.

Стоимость панелей для мониторов понизилась на 1...3%, причём цены на 17- и 19-дюймовые продукты равнялись соответственно \$110 и \$130. В этом сегменте снижение связано с ценовой конкуренцией между компаниями, владеющими производственными линиями седьмого (7G) и 7.5G поколений. Хотя в январе Китай приступил к производству 19-дюймовых широкоформатных панелей, спрос по-прежнему остаётся высоким. Небольшой дефицит таких панелей привёл к тому, что цены на них снизились всего на 2%, до \$123. В сегменте 22-дюймовых широкоформатных панелей увеличение поставок и агрессивная ценовая стратегия привели к понижению стоимости на 5%.

В сегменте телевизионных панелей отмечалось эффективная «зачистка» складских запасов, накопившихся в предыдущем квартале. Однако рынок ТВ подвержен сезонному влиянию. В начале 2007 г. потребность в панелях уменьшится, и аналитики ожидают дальнейшего падения цен на панели для телевизоров. Среднее снижение цен в первой половине февраля составило 2...3%. При этом средняя цена в 26-дюймовом сегменте упала до \$260. Разница в стоимости 32- и 26-дюймовых продуктов понизилась с \$170 в январе 2006 г. до \$53 в январе 2007 г. Это привело к сокращению спроса на 26-дюймовые панели.

Однако поскольку падение стоимости компонентов не оставило возможностей для дальнейшего снижения, производители панелей разработали 26-дюймовые продукты типа TN. Они надеются, что благодаря более низкой себестоимости смогут сохранить и даже расширить долю этого сектора на рынке.

Среднерыночная цена для 32-дюймовых широкоформатных панелей составляет примерно \$315, вплотную приблизившись к себестоимости выпуска для производителей первого эшелона и преодолев планку себестоимости для компаний второго эшелона.

Несмотря на сезонные факторы, цена не снизилась более чем на 2%. В частно-

сти, в сегменте широкоформатных панелей с диагональю 37 дюймов стоимость упала до \$470, опустившись почти до уровня себестоимости.

Поставками телевизионных панелей 40-дюймов и более в настоящее время в основном занимаются корейские компании. Эти производители ощущают активное ценовое давление со стороны тайваньских производителей. Например, средняя цена в \$600 на 42-дюймовые продукты уже ниже себестоимости. Тем не менее, несмотря на то что производители несут убытки, они по-прежнему стремятся увеличить свою долю на рынке.

itware.com.ua

Sharp утратила лидерство на рынке ЖК-телевизоров

Ближайшие конкуренты сместили Sharp с позиции лидера на рынке жидкокристаллических телевизоров. Согласно отчётам iSuppli и подразделения NPD Group – DisplaySearch, по количеству поставок ЖК-панелей за прошлый год соперники впервые обогнали японскую компанию. Рыночная доля производителя в последнее время сокращалась, но всё же ей удавалось лидировать со значительным отрывом от других игроков. Сейчас обе аналитические компании приписывают лидерство корейской Samsung.

По данным iSuppli, Samsung сейчас принадлежит 14,6% мирового рынка ЖК-телевизоров, 13,4% занимает Philips, Sharp – 13,3%, за ней следует Sony (доля рынка 12,7%), потом LG (7,6%). DisplaySearch оценила долю рынка Samsung в 13,4%, Philips – 13%, Sony – 11,6%, Sharp и LG – в 11,4% и 7,1% соответственно.

Перераспределение позиций вендоров произошло за счёт того, что линейки продуктов Samsung и Sony шире при более низкой стоимости производства. То, что Sharp серьёзно уступила конкурентам, стало ясно ещё по итогам сезона новогодних распродаж. Сама компания Sharp заявила, что планирует строительство нового завода в Мексике и расширение собственной линейки ЖК-телевизоров.

science.compulenta.ru


Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx

(часть 3)

Валерий Зотов (Москва)

В третьей части курса описан процесс подготовки исходных описаний разрабатываемого устройства в форме принципиальных схем в САПР серии Xilinx ISE. Приводится последовательность операций, выполняемых в интегрированном схмотехническом редакторе в ходе создания новой принципиальной схемы и её последующего редактирования. Рассмотрен процесс автоматической генерации условных графических образов (УГО) для сформированных схем.

Последовательность выполнения операций при создании схмотехнического описания проектируемого устройства

Для создания принципиальной схемы разрабатываемого устройства или его функциональных блоков необходимо, прежде всего, выполнить процедуру подготовки основы нового исходного модуля, рассмотренную в предыдущей статье. Запуск этой процедуры может осуществляться не только с помощью диалоговой панели «мастера» New Project Wizard с заголовком *Create New Source*, но и командой *New Source* из раздела *Project* основного меню *Навигатора проекта (Project Navigator)* или кнопкой , расположенной на оперативной панели управления. При указании типа создаваемого модуля исходного описания проекта, в предложенном списке диалоговой панели *Select Source Type* следует выбрать строку *Schematic*. После генерации основы формируемого модуля исходного описания, в области расположения рабочих окон *Навигатора проекта* автоматически открывается новое окно схмотехнического редактора, на закладке которого отображается название создаваемой схемы.

Кроме того, в окне исходных модулей проекта *Sources Window* добавляется страница библиотек компонентов *Symbols*, а в окне процессов *Processes Window* – страница допол-

нительных параметров *Options*. В дополнение к оперативной панели управления появляется инструментальная панель, содержащая группу кнопок быстрого доступа, которые предназначены для управления режимами работы схмотехнического редактора. В основное меню *Навигатора* проекта добавляются пункты *Add* и *Tools*, которые открывают доступ к соответствующим всплывающим меню, содержащим команды управления схмотехнического редактора.

Процесс создания принципиальной схемы проектируемого устройства в схмотехническом редакторе САПР серии Xilinx ISE включает в себя выполнение следующих операций:

- ввод условных графических образов (УГО) элементов схемы;
- выполнение всех необходимых соединений в виде проводников и шин;
- ввод имён цепей и шин;
- установка маркеров, определяющих назначение интерфейсных цепей, используемых для подключения «внешних» элементов или выводов ПЛИС;
- ввод необходимых атрибутов;
- формирование вспомогательных графических изображений и текстовых комментариев на страницах схемы (оформление документации в соответствии с принятыми нормами);
- проверка сформированной схемы и сохранение её в соответствующем файле на жёстком диске.



Порядок выполнения операций может быть произвольным, но приве-


дённая последовательность является оптимальной.

Прежде чем приступить к созданию схемы, рекомендуется проверить и при необходимости изменить параметры страницы. Для этого следует активировать диалоговую панель общих параметров схемы *Schematic Properties*, поместив курсор на поле чертежа и дважды щёлкнув левой кнопкой мыши. Эта диалоговая панель содержит два поля: списка групп параметров *Category* и таблицы значений *Schematic Properties*. Изначально в панели *Category* выбран параметр *Sheets (Страницы)*. Таблица значений этого параметра состоит из двух столбцов. В первом столбце указан номер страницы *Name*, а во втором – её размеры *Size*. Каждая ячейка колонки *Size* представляет собой поле выбора формата соответствующей страницы схемы. По умолчанию для страниц новой схемы предлагается формат С (22' × 17'). Для изменения формата страницы необходимо нажать кнопку управления выпадающим списком в поле выбора размеров страницы, после чего будет выведен список доступных значений этого параметра. В этом списке следует выбрать строку, в которой указано условное обозначение требуемого формата страницы и его размеры. После этого новые размеры страницы отображаются в соответствующем поле таблицы. Выполненные изменения параметров страницы вступают в силу только после нажатия клавиши *OK* или *Apply*, расположенной в нижней части диалоговой панели *Schematic Properties*.



Ввод условных графических образов элементов принципиальной схемы


При открытии окна схмотехнического редактора активизирован ос-

новной режим – выбор объекта, который установлен по умолчанию. В этом режиме осуществляется выделение, перемещение и удаление элементов схемы, а также просмотр и редактирование их параметров. Для удобства работы со схемой в процессе её создания и редактирования, рекомендуется выбрать соответствующий масштаб изображения в рабочей области схемотехнического редактора. Изменение масштаба осуществляется с помощью кнопок  и  на оперативной панели управления или командами *Zoom In* и *Zoom Out* из всплывающего меню *Zoom*, доступ к которому открывает пункт *View* основного меню.

Для активизации режима ввода символов (УГО) компонентов создаваемой схемы предназначена кнопка  на инструментальной панели, а также команда *Symbol*, которая находится во всплывающем меню *Add*. Указанный режим автоматически включается при выборе символа на странице библиотек компонентов *Symbols* в окне исходных модулей проекта. Прежде всего, на этой странице необходимо выбрать нужную функциональную группу символов библиотеки компонентов в поле *Categories*, поместив курсор на строку с её названием и щёлкнув левой кнопкой мыши. Если требуемая категория символов отсутствует в видимой части списка, необходимо воспользоваться элементами вертикальной прокрутки с правой стороны поля выбора. Далее, тем же способом в поле *Symbols* выбирается искомый компонент, после чего указатель мыши следует переместить на поле чертежа. При этом к курсору мыши привязывается контурное изображение выбранного компонента, которое перемещается вместе с указателем.

Для получения повернутого и/или зеркального изображения символа на поле чертежа следует нажать кнопку, находящуюся в правой части поля выбора *Orientation*, выбрать из выпадающего списка требуемый угол поворота и форму представления УГО. После этого контурное изображение символа, привязанное к курсору, примет выбранную ориентацию. Тот же результат может быть получен при использовании соответствующих кнопок инструментальной панели. Если на схеме требуется поместить символ в зеркально отражённом ви-

де, необходимо нажать кнопку . Для получения изображения символа, повернутого на 90° по часовой стрелке относительно текущей ориентации, необходимо воспользоваться кнопкой . Далее следует поместить указатель с изображением элемента в соответствующее место страницы схемы и зафиксировать его, щёлкнув левой кнопкой мыши. В случае успешного выполнения указанных операций на поле чертежа появляется детальное изображение выбранного компонента.


После фиксации символа на поле чертежа курсор по-прежнему сохраняет контурное изображение элемента, поэтому если в схеме используется несколько экземпляров текущего выбранного компонента, необходимо поместить указатель на место предполагаемого расположения следующей копии УГО и вновь щёлкнуть левой кнопкой мыши. После ввода текущего компонента следует повторить процедуру выбора символа из списка для следующего элемента схемы, переместив курсор мыши на страницу библиотек символов *Symbols* в окне исходных модулей проекта. Аналогичным образом на поле чертежа УГО размещают все компоненты схемы. При попытке недопустимого расположения символа его изображение не фиксируется на поле чертежа и выводится окно сообщения об ошибке. Возможны следующие ошибки расположения символов: изображение компонента выходит за пределы страницы; один из контактов вводимого символа накладывается на контакт уже имеющегося УГО компонента или на место пересечения двух не соединяющихся проводников. Для выключения режима ввода УГО компонентов необходимо нажать кнопку  на инструментальной панели, в результате будет автоматически установлен основной режим работы редактора схем.

При вводе символов компонентов схемы следует обратить внимание на возможность установки входных (IBUF), выходных (OBUF) или двунаправленных (IOBUF) буферных элементов в цепях, подключаемых к выводам кристалла. Для цепей синхронизации необходимо применять глобальные буферные элементы (BUFG...). В этом случае для распределения тактовых сигналов внутри кристалла будут задействованы гло-

бальные цепи синхронизации, обеспечивающие минимальные значения задержек распространения и временных перекосов. Если буферные элементы не были установлены в схеме, необходимо указать режим их автоматического подключения.

Следующий шаг в процессе создания схемы – выполнение всех необходимых соединений. Для этого в схемотехническом редакторе используются проводники (*Wire*) и шины (*Bus*).

ВЫПОЛНЕНИЕ СОЕДИНЕНИЙ КОМПОНЕНТОВ ПРИНЦИПИАЛЬНОЙ СХЕМЫ С ПОМОЩЬЮ ПРОВОДНИКОВ

Включение режима ввода проводников производится нажатием кнопки  на инструментальной панели или при выборе команды *Wire* из выпадающего меню *Add*. Формирование цепи начинается с фиксации стартовой точки, которая может располагаться на свободном месте поля чертежа или совпадать с контактом вывода одного из компонентов. Для этого следует поместить курсор мыши в требуемую точку на поле чертежа и щёлкнуть левой кнопкой мыши. Дальнейшая последовательность действий зависит от режима трассировки цепей на изображении схемы; этот режим выбирается с помощью кнопок на странице дополнительных параметров *Options* в окне процессов.

Если кнопка *Use the Manual method to add single line segments between the points you indicate* находится в нажатом состоянии, значит, установлен режим ручной трассировки цепей на изображении схемы. Тогда после фиксации начальной точки цепи следует переместить курсор мыши в позицию, соответствующую точке изгиба соединения с другим проводником или контактом компонента, а также конечной точке цепи. При этом формируемый сегмент цепи движется вместе с курсором мыши. Фиксация сегмента осуществляется щелчком левой кнопкой мыши в конечной точке. Далее, при необходимости следует продолжить формирование текущей цепи, переместив указатель мыши на конечную позицию следующего сегмента. Завершение формирования цепи осуществляется двойным щелчком левой кнопки мыши при фиксации

последнего сегмента этого проводника.

Таким образом, формирование цепи (в режиме ручной трассировки) производится перемещением указателя мыши по полю чертежа с фиксацией щелчком левой кнопки мыши всех изгибов и точек соединения с компонентами и другими цепями схемы.


Режим автоматической трассировки цепей на изображении схемы активируется нажатием кнопки *Use the Autorouter to add one or more line segments between the points you indicate*, расположенной на странице Options в окне процессов. В этом режиме фиксируются только начальная и конечная точки цепи, а также точки соединения с другими цепями и компонентами; точки изгиба на изображении проводника формируются автоматически. Для цепи, состоящей из одного сегмента (независимо от режима трассировки), можно использовать следующий способ: после нажатия левой кнопки мыши в начальной точке цепи следует, не отпуская её, переместить курсор в конечную позицию, после чего освободить левую кнопку.



Чтобы добавить новый сегмент к созданной ранее цепи, следует расположить курсор на любом её участке и щёлкнуть левой кнопкой мыши. Далее следует повторить описанные выше действия. После фиксации конечных координат нового сегмента в его начальной позиции отобразится точка, отмечающая соединение двух цепей. Для соединения формируемой цепи с ранее созданной необходимо установить конечную точку одного из сегментов новой цепи непосредственно на изображении существующего проводника. После щелчка левой кнопкой мыши в позиции пересечения появляется точка – символ объединения цепей.

Выполнение соединений компонентов принципиальной схемы с помощью шин

Для формирования соединений элементов схемы в виде шин необходимо выполнить определённую последовательность действий. Вначале в режиме ввода проводников создаётся графическое изображение шины в виде фрагмента одиночной цепи (см. выше). До тех пор, пока не задано на-

звание шины в соответствующем формате (с указанием разрядности или перечислением проводников), она отображается сплошной тонкой линией, как одиночная цепь.


Затем следует перейти в режим формирования отводов шины, нажав кнопку  на панели инструментов или выполнив команду *Bus Tap* из выпадающего меню *Add*. При этом к курсору присоединяется изображение отвода шины. Символ отвода шины может быть подключен к вертикальному или горизонтальному сегменту шины. Для получения необходимой ориентации отвода следует воспользоваться группой кнопок с зависимой фиксацией, расположенных на странице Options в окне процессов. Если в нажатом состоянии находится кнопка *Left*, изображение отвода шины сориентировано так, что контакт для подключения проводника находится справа, а для присоединения к шине – слева. При нажатии кнопки *Right* справа располагается сторона для присоединения к шине, а слева – контакт для подключения цепи.

Нажатое состояние кнопки *Top* соответствует ориентации символа отвода шины, при которой контакт для подключения проводника располагается внизу, а сторона, присоединяемая к шине, – вверх. При нажатии кнопки *Bottom* устанавливается ориентация символа отвода шины, противоположная задаваемой кнопкой *Top*. Для изменения ориентации отвода можно также воспользоваться средствами инструментальной панели: кнопкой , позволяющей получить зеркально отражённое изображение, или кнопкой , при каждом нажатии которой осуществляется поворот изображения на 90° по часовой стрелке. Далее необходимо указать точку подключения проводника к шине, расположив на ней курсор и щёлкнув левой кнопкой мыши. При этом символ отвода присоединяется к изображению выбранной шины.

Сформировав все отводы шины, необходимо соединить их с соответствующими цепями схемы. Подключение цепей к отводам шины осуществляется в той же последовательности, которая была описана в предыдущем разделе при выполнении соединений УГО компонентов схемы посредством обычных (одиночных) цепей. К отводу шины может быть подклю-

чена не только одиночная цепь, но и другая шина. Соединение двух шин и формирование новых сегментов шин осуществляется в режиме ввода проводников. После подключения проводников к отводам шины производится присвоение названий этим цепям.

Ввод имён цепей (проводников) в создаваемой схеме

Разрабатывая принципиальную схему в схемотехническом редакторе САПР серии Xilinx ISE, прежде всего необходимо установить названия цепей, которые входят в состав шин, или используются для соединений с «внешними» элементами, или контролируются в процессе последующего моделирования и анализа временных соотношений. При создании новой цепи схемотехнический редактор автоматически устанавливает её название в виде *XLNX_number*, где *number* – порядковый номер цепи. Названия цепей, присвоенные автоматически схемотехническим редактором, не отображаются на поле чертежа. Рекомендуется присваивать названия, отражающие функциональное назначение цепи, например, *clock_net*, *setup_s*. В состав названия цепи могут входить прописные и строчные буквы латинского алфавита (A – Z, a – z), цифры (0 – 9), а также символ подчёркивания (*_*). Название цепи должно начинаться с буквы или символа подчёркивания. Длина названия не должна превышать 255 символов. Чтобы включить режим ввода названия цепей, следует нажать кнопку  на панели инструментов или выбрать пункт *Add* в основном меню и затем в соответствующем всплывающем меню выбрать строку *Net Name*.

С помощью кнопок, расположенных на странице дополнительных параметров Options в окне процессов, следует выбрать способ ввода названий цепей. При этом необходимо учитывать, что если на схеме присутствуют два или более проводников с одинаковыми названиями, не имеющих точки соединения, они объединяются в одну электрическую цепь. В этом случае считается, что цепь состоит из нескольких ветвей. При нажатой кнопке *Name the branch* устанавливается название одной (выбранной) ветви цепи. Если кноп-

ка *Name the branch's net* находится в нажатом состоянии, название присваивается всем ветвям цепи. Для цепей, состоящих из одной ветви, при фиксации любой из этих двух кнопок получается одинаковый результат. После выбора одной из этих кнопок следует активировать поле ввода имени цепи *Name* на странице *Options* в окне процессов, поместив на него курсор и щёлкнув левой кнопкой мыши. Название цепи набирается в этом поле.

Кнопки, расположенные справа от поля ввода названия цепи, позволяют уменьшить или увеличить значение индекса, если он используется в названии цепи. Введённый текст названия привязывается к курсору мыши при перемещении последнего на поле чертежа схемы. Затем необходимо поместить указатель на изображение соответствующей цепи и щёлкнуть левой кнопкой мыши. При отсутствии ошибок название цепи отображается рядом с её изображением в позиции, зафиксированной при щелчке левой кнопки мыши. Наличие маркера на поле индикатора *Display the name on the branch where you click even if the branch's net name is already displayed somewhere on the branch* указывает на возможность установки нескольких изображений названия на различных участках цепи. Расположение нового «экземпляра» названия указывается щелчком левой кнопки мыши в соответствующую

точке цепи. Для изменения состояния индикатора на противоположное достаточно щёлкнуть левой кнопкой мыши на его изображении.

Для ввода названия цепи можно также воспользоваться кнопкой *Pick up a name by clicking on a branch*, которая позволяет считать название выбранной ветви цепи на схеме и отобразить его в поле ввода названия цепи *Name*. Для выбора цепи (после фиксации этой кнопки) следует поместить курсор на её изображение и щёлкнуть левой кнопкой мыши. После этого название, считанное в поле ввода, может быть отредактировано и присвоено другой ветви или цепи. Кнопка *Pick up names of bus members by clicking on a bus net* выполняет аналогичную функцию для шины. Кроме описанных выше кнопок, на странице *Options* в окне процессов присутствует группа кнопок, которые определяют состояние поля ввода имени цепи после выполнения операции присвоения. Если зафиксирована кнопка *Keep the name*, присвоенное название сохраняется в поле ввода имени цепи *Name*. При нажатой кнопке *Increment the name* значение индекса в названии цепи автоматически увеличивается на единицу после его применения, а при нажатой кнопке *Decrement the name* — уменьшается на единицу. Если выбрана кнопка *Clear the name*, поле ввода имени цепи *Name* очищается после его использования.

ОСОБЕННОСТИ ОПРЕДЕЛЕНИЯ ИМЁН ШИН В СОЗДАВАЕМОЙ СХЕМЕ

Названия шин устанавливаются в том же режиме и той же последовательности, что и названия цепей. В схемотехническом редакторе САПР серии Xilinx ISE различаются два типа шин: упорядоченные и неупорядоченные. В упорядоченной шине все проводники имеют одно и то же название, совпадающее с названием шины, и соответствующий порядковый номер. В состав неупорядоченной шины входят цепи с произвольными названиями.

Для упорядоченной шины название задаётся в формате: <имя шины><конечный номер проводника в шине><начальный номер проводника в шине>, например, *ADR_BUS(5:0)*.

Названия проводников упорядоченной шины указываются в формате: <имя шины><номер проводника в шине>, например, *ADR_BUS(4)*.

Формат имени неупорядоченной шины имеет следующий вид: <имя цепи 1>, <имя цепи 2>, <имя цепи 3>, ..., <имя цепи N>, например, *INITS, RESTRT, LEFTC*.

Квадратными скобками обозначены возможные, но не обязательные параметры имени шины. Названия отводов неупорядоченной шины совпадают с соответствующими названиями цепей, входящими в состав названия шины.



Продолжение следует

Новости мира News of the World Новости мира

Зафиксирован скачок инвестиций в китайскую науку

Судя по последним показателям, расходы Китая на исследования в 2006 г. подскочили на 22% благодаря инвестициям иностранных компаний. Таким образом, Китай потратил на науку и новые технологии в прошедшем году 37,5 миллиардов долларов. По заявлению Министерства по науке и технологиям, это рекордный показатель за всю историю страны.

Но этот рекордный показатель всё же не совпал с декабрьскими расчётами Организации экономического сотрудничества и развития, которая озвучила цифру в 136 миллиардов долларов и тем самым поставила Китай на второе место после США в рейтинге стран с самыми высокими расходами на иссле-

дования. Представители китайского министерства склонны предполагать, что погрешность связана с тем, что ОЭСР прибавила к сумме расходы страны на военные разработки. Напомним, что Китай в прошедшем году активно инвестировал в модернизацию своей армии и отметил, помимо всего прочего, успешным поражением метеорологического спутника баллистической ракетой.

Ключевым моментом является то, что вклад самого государства в исследования составил лишь 9 млрд. долларов. Но и этот показатель вырос на внушительные 19,2%. Таким образом, по отношению в ВВП Китая расходы на исследования достигли отметки 1,4% в год. В 1995 г. этот показатель был на уровне 0,6%, а к 2010 г. правительство ожидает рост до 2%. Львиную же долю

расходов обеспечили иностранные инвестиции. Более чем 700 иностранных организаций воспользовались субсидиями правительства Китая и открыли в стране научно-исследовательские центры.

Но всё-таки существует мнение, что затраты Китая оказываются далеко не самыми эффективными. Последнее время общественность будоражат новости о скандалах, связанных с фактами мошенничества в стенах академии, а государственные исследовательские центры всё чаще оказываются малоэффективными в исследованиях современных технологий, что в совокупности с неэффективной системой государственного контроля существенно замедляет развитие китайской науки.

eetimes.com

JTAG-тестирование

(часть 2)

Иосиф Каршенбойм (Санкт-Петербург)

Данная статья представляет собой обзор материалов, посвящённых тестированию плат и устройств по интерфейсу JTAG. В первой части статьи приводилось описание технологии граничного сканирования и было показано её место в «жизни» разрабатываемого изделия. В этой части статьи начато рассмотрение команд тестирования, выдаваемых по интерфейсу JTAG, и структуры BSDL-файла.

ДИАГРАММА TAP-КОНТРОЛЛЕРА ИЗ ПАКЕТА ПРОГРАММ XILINX ISE

В качестве программы для изучения этого пункта работы интерфейса JTAG можно использовать симулятор, входящий в пакет Xilinx ISE.

Ниже приводится подробный перечень действий, которые необходимо выполнить, чтобы воспользоваться симулятором:

1. Выбираем Configure Device (iMPACT), нажимаем правую кнопку мыши, выбираем пункт Open Without Updating;
2. Запускаем Configure Device (iMPACT);

3. Получаем сообщение Launching Application for process Configure Device (iMPACT);
4. Если не выбран режим Boundary-Scan, то выбираем Mode>Configuration mode и переключаемся так, чтобы «попасть» в Boundary-Scan;
5. Запускается iMPACT, закладка Boundary-Scan;
6. Появляется окно Configure Device;
7. Выбираем радиокнопку Boundary-Scan Mode, нажимаем Next;
8. Выбираем радиокнопку Enter a Boundary-Scan Chain и нажимаем Finish;
9. Add Device – выбираем Cancel;
10. Выбираем кнопку 9 слева – Debug Chain;

11. Программа сообщает, что не нашла кабель;
12. Заходим в Cable Comm. Выбираем Setup или Cancel – здесь можно выбрать любой режим;
13. После этого справа откроется диаграмма TAP-контроллера.

На рис. 11 приведён фрагмент программы iMPACT, входящей в состав пакета проектирования Xilinx ISE. Эту программу можно использовать как для целей обучения, так и для проверки изделий, содержащих микросхемы с JTAG-портами, поскольку программа позволяет вводить и считывать биты данных через аппаратный кабель сопряжения.

ДИАГРАММА ПЕРЕХОДОВ, ПРОДОЛЖЕНИЕ

Если пользователь после загрузки регистра команд хочет работать с данными, то он может из состояния автомата Update_IR сразу перейти в состояние Select_DR. Этот переход на рис. 12 выделен зелёным цветом.

Теперь необходимо сказать несколько слов о том, какие команды выполняет TAP. Эти команды условно можно разбить на несколько групп, в зависимости от того, что выполняет данная команда и кто встроил в TAP функциональный узел, с которым команда работает. Первая группа команд, пока-




Рис. 11. Структура управляющего автомата JTAG-сканирования на примере программы iMPACT




Рис. 12. Диаграмма переходов, необходимых для загрузки в контроллер новой команды

Таблица 2. Описание форматов инструкций

Номер	Название	Описание
1	INSTRUCTION_LENGTH	Определяет длину регистра инструкций и, соответственно, число бит, передаваемых (сдвигаемых) в TAP
2	INSTRUCTION_OPCODE	Строки, в которых приводятся коды команды. Правый бит каждой из этих строк первым сдвигается в TDO
3	INSTRUCTION_CAPTURE	Строка, показывающая те данные, которые будут приняты при сдвиге команды в режиме Capture-IR Стандартное значение первых двух принятых битов – 01
4	INSTRUCTION_PRIVATE	Строки, показывающие дополнительные команды, определённые производителем для каждой конкретной микросхемы. Использовать данные команды можно только так, как это рекомендует и разрешает разработчик микросхемы. Для остальных пользователей, не получивших разрешение и рекомендации по использованию данных команд, использование таких команд не рекомендовано

званная в табл. 1 (см. часть 1), – это обязательные команды, выполняемые интерфейсом. Адресация этих команд, порядок их выполнения и функциональность узлов, связанных с ними, жёстко оговорена стандартом.

Из обязательных команд, команды EXTEST, INTEST, SAMPLE/PRELOAD и BYPASS уже были кратко упомянуты выше. А сейчас необходимо более подробно проанализировать команду BYPASS. После получения этой команды TAP «превращается» в один триггер, включенный между входом TDI и выходом TDO. При этом данные на выходе TDO относительно входа TDI появляются с задержкой в один такт частоты TCK. Для того чтобы точно знать, какие именно команды выполняет та или иная микросхема, необходимо посмотреть BSDL-файл, который её описывает. Но осторожно, дорогой читатель! Учтите, что тот файл, который вы взяли сегодня с сайта фирмы-производителя, завтра может быть заменен на другой. Это не важно, что файл помечен как проверенный. Важно только то, что фирма не сообщает о замене файлов. Именно так поступает, например, фирма Xilinx, которая не сообщает о замене BSDL-файлов. Поэтому всегда необходимо проверять, не произошли ли изменения в документации. Ещё одно хорошее место для поисков BSDL-файлов – это тот пакет программ, с которым вы работаете, т.к. обычно среди прочих папок находится и скромная папка с названием BSDL.

Команды и структура BSDL-файла

BSDL – это VHDL-подобный файл, описывающий регистр сканирования и его параметры. В файле приведены коды команд и их длина. Просмотреть файл можно обычным текстовым редактором. Одним из разделов BSDL-файла является раздел, характеризующий команды для микросхемы. Описание этого раздела приведено в табл. 2.

Далее приведена часть BSDL-файла, описывающего ресурсы микросхемы BlackFin BF533. Данный файл можно получить на сайте фирмы – производителя микросхемы.

И здесь необходимо сделать одно замечание для читателей. Как мы знаем из описания стандарта BSDL, в BSDL-файле текстовая строка должна заканчиваться разделителем в виде знака точки с запятой – «;». А в том случае, если необходимо разорвать эту текстовую строку и продолжить её на другой строчке текстового листа, применяется знак «&». Однако формат журнала не позволяет печатать текст в колонке длиной больше, чем 32 символа. Поэтому чтобы не «искажать» текст исходного файла, здесь будут выполнены переносы строк, что по форме не соответствует формату BSDL-файла.

```
attribute INSTRUCTION_LENGTH of
ADSP_BF533: entity is 5;

-- Unspecified opcodes
--
assigned to Bypass.
attribute INSTRUCTION_OPCODE
of ADSP_BF533: entity is
    "BYPASS (11111),» &
    "EXTEST (00000),» &
    "SAMPLE (10000),» &
    "IDCODE (00010),» &
    "MEMBIST (01010),»
&
    "EMULATION
(00100,10100,
01000,11110,01100),» &
    "CUSTOMER_KEY (10110),»
&
    "TESTKEY
(00110)";
```

Таблица 3. Обязательные команды интерфейса

Команда	Функция
Extest	Тестирование производится для сигналов, находящихся снаружи микросхемы
Sample	Приём данных
Preload	Предустановка данных
Bypass	Передача данных со входа на выход через регистр обхода. Задержка при передаче данных – 1 такт синхрочастоты

```
attribute
INSTRUCTION_CAPTURE
of ADSP_BF533:
entity is «00001»;

attribute INSTRUCTION_PRIVATE
of ADSP_BF533: entity is
    "EMULATION,» &
    "MEMBIST,» &
    "CUSTOMER_KEY,» &
    "TESTKEY» ;

attribute IDCODE_REGISTER
of ADSP_BF533: entity is

    "0010» & --
Version
    "0010011110100101» &
    "00001100101» &
    "1";
```

Тут можно увидеть разделы, описывающие коды команд и их символические имена. Как мы видим, в описании микросхемы BlackFin BF533 имеется набор стандартных команд и набор команд, «добавленных» производителем. Это несколько команд, входящих в разделы INSTRUCTION_OPCODE и INSTRUCTION_PRIVATE. Эти команды предназначены для тестирования и отладки программ в BlackFin BF533.

Начнём с рассмотрения обязательных команд интерфейса (см. табл. 3). Об этих командах мы уже говорили, поэтому здесь никаких дополнительных комментариев не приводится.

Ко второй группе команд, показанной в табл. 4, относятся дополнительные команды, выполняемые интерфейсом. Адресация этих команд, порядок их выполнения и функциональность узлов, связанных с ними, также в большинстве случаев жёстко оговорена

стандартом. Исключения в этой группе составляют команды Usercode и Runbist. К сожалению, в рамках журнальной статьи нет возможности подробно описывать все дополнительные команды интерфейса. Да и выполнение таких команд, как Runbist, целиком зависит от конкретной микросхемы. Из этой группы мы более подробно рассмотрим только одну команду – Idcode. После получения этой команды, TAP немедленно готов «в данных» выдавать на выходе TDO значение идентификационного кода микросхемы.

Данные, получаемые при выполнении команды «чтение идентификационного кода», могут быть в соответствии с IEEE STD 1149.1 представлены в виде следующих полей:

- Manufacturers ID – код производителя;
- Part Size Code – код, описывающий микросхему в данной серии;
- Family Code – код серии микросхем;
- Revision Code – код ревизии изделия.

В табл. 5 приведены примеры кодировки полей идентификационного регистра для нескольких микросхем. Более полную информацию о кодировке производителей микросхем можно получить из документа [17].

Поскольку регистр Boundary Scan сдвиговый, то очень важно, в какую сторону производится сдвиг. Для JTAG-технологии всё, что находится в регистрах, сдвигается ВПРАВО. Поэтому иногда в документации наблюдается лёгкая путаница с младшими и старшими битами. И если в одном месте данные для сдвига изображены вот так:

```
attribute INSTRUCTION_OPCODE
of XC2V250_FG456 : entity is
```

```
"EXTEST (000000),» &
"SAMPLE (000001),» & ...,
```

то это значит, что, например, команда SAMPLE выдаётся на TDI как 1, потом 0, и затем, 0,0,0,0. В документации иногда можно встретить совершенно разные кодировки команд, путаницу в обозначениях старших и младших битов в поле команды и т.п.

Несколько более подробно следует описать необходимость приёма «лог. 1» в последнем поле. Как было сказано выше, данные сдвигаются вправо, младшим битом вперед. Поэтому программа, обслуживающая работу с портом, должна отслеживать появление «лог. 1» как первого бита данных в строке ID. После чего необходимо принять оставшиеся 31 бит. А как определить, когда появится нужная нам единица? Сканирование данных будет выполнено после сканирования команды. А код, выдаваемый, например, микросхемой BlackFin BF533, – «00001».

Таким образом, последние биты, принятые после сканирования команды – нули, а первый бит сканирования данных – единица. По этому поводу необходимо также сделать дополнительное замечание. Когда программа получает из микросхемы данные, соответствующие идентификационному коду, необходимо учитывать, что эти данные были «защиты» в кристалле. А кристалл «не знает», в каком корпусе он разварен. Таким образом, кристаллы с одинаковыми объёмами FPGA, но находящиеся в разных корпусах, будут выдавать одинаковые идентификационные коды. И, следовательно, программа может определить тип микросхемы, серию, но пользователь не имеет воз-

Таблица 4. Дополнительные команды интерфейса

Команда	Функция
Intest	Тестирование производится внутри микросхемы
Idcode	Команда чтения идентификационного кода. Действует всегда, с момента включения микросхемы
Usercode	Команда чтения кода, загруженного пользователем
Runbist	Выполнить встроенный тест самопроверки
Clamp	Данные на выходах зафиксированы
HighZ	Выходы находятся в третьем состоянии

Таблица 5. Примеры кодировки полей идентификационного регистра микросхем

Поле	Названия полей идентификационного регистра				
	Revision Code	Family Code	Part Size Code	Manufacturers ID	LSB
	31 - 28	27 - 21	20 - 12	11 - 1	0
Virtex XC2V250	XXXX	0001000	000011000	00001001001	1
Virtex XC2V1000	XXXX	0001000	000101000	00001001001	1
ADSP BF533	0010	0010011	110100101	00001100101	1
Altera EPF10K20R240	0000	0001000	000100000	00001101110	1

можности точно определить тип корпуса и выбрать BSDL-файл, соответствующий данному корпусу.

В последнюю группу команд выделим команды, добавленные производителем для повышения функциональности выпускаемых микросхем. Адресация этих команд, порядок выполнения и функциональность связанных с ними узлов не оговорена стандартом. К этим командам относятся команды, позволяющие работать с внутрисхемными эмуляторами, встроенными в микросхемы, с технологическими проверочными узлами, которые производители используют для контроля параметров микросхем. К этой же группе мы отнесём и те встроенные узлы, которые производители FPGA предоставляют в распоряжение пользователей.

Состояние микросхемы при передаче команды

Во время передачи команды в микросхему мы можем прочитать из неё данные. Эти данные описаны в BSDL-файле, в разделе INSTRUCTION_CAPTURE. Посмотрим, как описываются ресурсы микросхемы BlackFin BF533.

Из этой микросхемы мы прочитаем строку «00001». Единственное, что мы можем сказать по этим данным, так это то, что операция чтения прошла правильно. Совсем по-другому обстоит дело у FPGA фирмы Xilinx, например, у микросхемы Virtex2.

```
attribute INSTRUCTION_CAPTURE of
XC2V1000_BG575 : entity is
-- Bit 5 is 1 when DONE is
released (part of startup
sequence)
-- Bit 4 is 1 if house-cleaning
is complete
-- Bit 3 is ISC_Enabled
-- Bit 2 is ISC_Done
«XXXX01»;
```

Так, для микросхемы Virtex2-XC2V1000, в соответствии с её BSDL-файлом, при передаче команды в микросхему из неё читаются следующие данные:

- бит 5 = 1, когда сигнал DONE «отпущен» и не удерживается в низком уровне;
- бит 4 = 1, когда произошла очистка внутренней памяти;
- бит 3 = 1, когда конфигурация решена;

● бит 2 = 1, когда конфигурация выполнена.


Именно по битам этой строки можно точно узнать, завершилась ли операция загрузки FPGA.

Продолжение следует

ЛИТЕРАТУРА

1. <http://www.analog.com>.
2. www.eltech.spb.ru.
3. Boundary Scan Coach. GOEPEL Electronic. <http://www.goepel.com>.
4. <http://www.pld.ttu.edu/applets>.
5. <http://www.universalscan.com>.
6. *Платунов А.Е., Постников Н.П., Чистяков А.Г.* Механизмы граничного сканирования в неоднородных микропроцессорных системах. Chip News. http://lmt.cs.ifmo.ru/article_chip_news.html.

7. *Рустин В., Городецкий А.* Разделяй и властвуй – принцип граничного сканирования. Chip News. http://chip-news.gaw.ru/html.cgi/arhiv/01_06/stat-3.htm.
8. *Каршенбойм И.* Виртуальные кнопки и светодиоды, или Неизвестное обо всём известном JTAG сканировании. Компоненты и технологии. 2005. № 6.
9. <http://www.national.com/appinfo/scan/index.html>.
10. IEEE 1149.1 (JTAG) Boundary-Scan Testing for Stratix II Devices. Altera. Chapter 9. www.altera.com.
11. *Kuznetsov D.* JTAG Boundary-Scan Test – introduction. http://www.orc.ru/~dkuzn/j_intro.htm.
12. <http://jtagtools.sourceforge.net/download.html>.

13. IEEE Standard Test Access Port and Boundary-Scan Architecture. IEEE Std 1149.1-2001.
14. Boundary-Scan Test and In-System Programming Software. Corelis. http://www.corelis.com/products/Test_Software.htm.
15. Serial Vector Format Specification. ASSET InterTech. Texas Instruments. www.asset-intertech.com/support/svf.pdf.
16. www.amontec.com. JTAG Interface: Common Pinouts amt_ann003 (v1.1). Application Note
17. EIA/JEP106, JEDEC Publication 106, Standard Manufacturer's Identification Code.
18. *Каршенбойм И.* Микропроцессор своими руками/4. Как отладить встроенный в FPGA микроконтроллер? Компоненты и технологии. 2006. № 11. 

Новости мира News of the World Новости мира

Рынок ТВ: из японцев верит в «плазму» только Panasonic

Позиция Matsushita Electric Industrial в отношении плазменных телевизионных панелей известна. Компания, владеющая знаменитой торговой маркой Panasonic, является крупнейшим поставщиком «плазмы» и занимает около трети этого рынка. Более того, она планирует наращивание производства. В то же время другие крупные японские бренды, такие как Pioneer и Hitachi, занимающие уверенные позиции на рынке «плазмы», постепенно теряют к нему интерес, – утверждает тайваньский индустриальный рупор DigiTimes.

Сообщается, что компания решила повременить с инвестициями в строительство нового завода по выпуску плазменных телевизоров. По данным агентства Reuters, Hitachi также намерена на некоторое время приостановить разработку планов по усилению производственных мощностей для «плазмы». Принятие окончательного решения по этому вопросу руководством Hitachi отложено до конца года. Всё это происходит на фоне общего роста продаж плазменных телевизоров.

Hitachi делает ставку сразу на две конкурирующие дисплейные технологии: плазменную и ЖК. Благодаря совместно-му предприятию Fujitsu Hitachi Plasma Display (FHP), японская компания имеет возможность держаться на рынке телевизионной «плазмы». За позиции Hitachi на рынке ЖК-телевизоров следует благодарить компанию IPS Alpha Technology. Pioneer на сегодняшний день является приверженцем только плазменных плоскостельных телевизоров.

Компания Matsushita, сделавшая в январе заявление о строительстве завода для «плазмы», в недалёком будущем грозит стать монополистом среди японских производителей в этой области. У потребителя может возникнуть ошибочное мнение, что ЖК-дисплеи в большинстве случаев значительно лучше и предпочтительнее.

digitimes.com

Рынок полупроводников: ожидаемый спад в первой половине 2007 г.

Аналитик Брюс Дизен, специалист компании Terra Securities ASA, заявил, что в 2007 г. рост рынка полупроводников не превысит отметки в 7%. Серьезную роль в его исследовании сыграли аналитические данные декабря 2006 г., представленные организацией Semiconductor Industry Association. Последний месяц 2006 г. нельзя назвать прогрессивным и успешным. Среди аналитиков бытует мнение, что первая половина 2007 г. не будет отличаться высокими показателями в этой сфере. Возможно, свой отпечаток оставит сезонный фактор и стабильный рост начнётся во второй половине этого года.

Если оценить данные продаж полупроводников за три прошедших месяца, то можно увидеть медленную, но стабильную тенденцию снижения продаж. Этот факт подтверждают финансовые данные – падение объёмов продаж с \$22,55 млрд. в ноябре до \$21,75 млрд. в декабре. Дизен предполагал, что в декабре рынок полупроводников ознаменуется показателем в \$21,9 млрд., и это немного выше фактических данных. Среднегодовой рост продаж полупроводников составил 5,9%. Но если срав-

нить поквартальные показатели, очевиден спад. В этот период продажи мобильных телефонов, игровых консолей Playstation 3, цифровых фото- и видеокамер не оправдали оптимистичных прогнозов производителей. Продажи процессоров для ПК по сравнению с ноябрем оказались практически на том же уровне, а поставки чипов памяти DRAM даже немного выросли, хотя роста отгрузок DRAM ждали.

etimes.com

К 2012 г. рынок OLED-дисплеев достигнет отметки в 10,9 млрд. долл.

Согласно опубликованному на днях отчёту специалистов компании NanoMarkets, сегмент OLED-дисплеев может достичь оборотов в \$10,9 млрд. к 2012 г., а спустя два года – в \$15,5 млрд. Почти половина этой суммы будет приходиться на мобильные коммуникационные устройства, поскольку одним из основных преимуществ OLED является низкое энергопотребление. Эту технологию сегодня рассматривают как одну из наиболее перспективных для использования в дисплеях, поскольку кроме низкого энергопотребления она обеспечивает высокий уровень яркости и быструю реакцию при переключении пикселей. OLED-дисплеи могут изготавливаться на гибком субстрате, что открывает совершенно новые горизонты для разработчиков мобильных устройств, причём не только телефонов, но и ноутбуков. Специалисты отмечают, что технология OLED должна найти широкое применение и в приборах освещения. Этот сегмент они оценивают в \$1 млрд. к 2014.

http://itc.ua

«ЭкспоЭлектроника» отмечает своё десятилетие!

25-28 апреля 2007 в МВЦ «КрокусЭкспо» в Москве пройдёт 10-я Юбилейная международная специализированная выставка «ЭкспоЭлектроника». Организаторы выставки – международные выставочные компании «Примэкспо» и ITE Group Plc при содействии ООО «Электронинторг-С». Официальную поддержку выставке оказывает Министерство образования и науки Российской Федерации.

За 10 лет выставка «ЭкспоЭлектроника» стала первой по значению и масштабу отраслевой выставкой электронных компонентов и технологического оборудования в России и крупнейшей в Восточной Европе. Ежегодно новинки отрасли демонстрируют ведущие российские и зарубежные производители. Выставка постоянно растёт и расширяется. Для сравнения, в 1998 г. общая площадь составляла всего 300 кв. м, к 2006 г. выставка увеличилась более чем в 60 раз – 18 100 кв. м. За десять лет выставку посетили более 150 000 специалистов.

В 2007 г. в рамках «ЭкспоЭлектроника» будет представлен новый раздел нанотехнологий и наноматериалов. Данному направлению развития электронной промышленности, как одному из самых перспективных в области энергосбережения, медицины, робототехники, уделяется большое внимание как в России, так и за рубежом.

Как отметил министр образования РФ А.А. Фурсенко, «ЭкспоЭлектроника» становится центром, собирающим вокруг себя сильные профессиональные команды российских и международных участников, сотрудничество между которыми является движущей силой развития отечественной промышленности и науки».

В рамках деловой программы ведущие производители и поставщики электронных компонентов, материалов и технологического оборудования проведут презентации и семинары.

В преддверии юбилея постоянные участники выставки поделились своими достижениями, планами и пожеланиями.

Дмитрий Колесов:

«Выставка “ЭкспоЭлектроника” – это ежегодный форум, где мы можем встретиться с нашими клиентами и

партнёрами, а заодно продемонстрировать новое оборудование. Выставка предоставляет уникальную возможность в одном месте и в одно время встретиться с сотнями наших заказчиков, узнать об их успехах и проблемах, показать им технические новинки в области ручной пайки. Выставка выросла, это касается и количества участников, и площадей стендов. Появилось чёткое тематическое разделение на два зала: технологии и компоненты. Изменились цели участия и подход к подготовке: раньше мы старались показать на выставке всё, что мы предлагаем, а теперь в основном показываем новинки. Это связано с тем, что большинство посетителей – наши клиенты и их, конечно, интересует только что-то новое. Кроме того, номенклатура оборудования и инструментов стала настолько широкой, что разместить всё на стенде уже нереально».

Анна Раченкова:

«Участие в выставке “ЭкспоЭлектроника” является для нас одним из основных стимулов профессионального роста. Главные наши приобретения за время участия – это опыт и более глубокое понимание дела, которым мы занимаемся. И контакты с новыми клиентами, конечно. Безусловно, за 10 лет выросли и уровень самой выставки, и уровень её участников. Причём за последние 3 года произошёл качественный рост, что в сочетании с приемлемым уровнем цен делает дальнейшее сотрудничество ещё более привлекательным для нас. Хотелось бы, чтобы эти положительные тенденции сохранились бы и в будущем».

Александр Александрович Мирошник:

«“ЭкспоЭлектроника” – событие самого широкого масштаба. Наша компания принимает участие в выставке с 2000 г. Всё это время выставка задаёт

тон в развитии отрасли и по праву является локомотивом отечественной электроники, вводит новые тематические разделы и экспозиции. “Автоматизация и встраиваемые системы” стала новшеством 2006 г. В этом году выставка расширится разделом “Нанотехнологии и наноматериалы”. В прошлом году выставка прошла на новой площадке “Крокус Экспо”. Современный, высокотехнологичный, удобный комплекс не уступает ведущим выставочным европейским центрам. И хотя перемена привычного места проведения любого мероприятия – это своего рода шок для участников и посетителей, тем не менее, выставку посетили более 31 000 руководителей, инженеров-разработчиков, специалистов предприятий России и СНГ. Выставка – это прежде всего общение, диалог между людьми, т.е. возможность пообщаться с заказчиком напрямую. И в этом смысле “ЭкспоЭлектроника” для нас – это одно из ведущих мероприятий года».

Елена Кириенкова:

«“ЭкспоЭлектроника” является крупнейшей отраслевой выставкой, именно на эту выставку приезжает наибольшее количество заинтересованных специалистов. Кроме того, выставка – всегда хороший повод пообщаться со старыми клиентами, обсудить дальнейшее сотрудничество. Участие в подобной выставке – определённый этап в развитии бизнеса для компаний-участниц; состоявшиеся встречи определяют стратегию развития новых проектов и направлений. Первоначально появившись как небольшая выставка, за прошедшие годы выставка “повзрослела” и превратилась в представительный международный форум, на котором принимаются стратегические решения и заключаются контракты. По таким статистическим параметрам, как выставочная площадь, количество экспонентов, количество и уровень деловых мероприятий, выставка не имеет себе равных. Только участвуя в выставке, можно понять, куда движется рынок, т.к. посетители задают вопросы, которые их волнуют. Наблюдая за развитием выставки, можно представить, как развивается рынок».

СЕМИНАР «СИЛОВЫЕ МОДУЛИ MITSUBISHI ELECTRIC: НОВЕЙШИЕ РАЗРАБОТКИ, ПРАКТИЧЕСКОЕ ПРИМЕНЕНИЕ»

20 февраля 2007 г. компания ДИАЛ-Электролюкс (www.dialelectrolux.ru) совместно с компанией Mitsubishi Electric (www.mitsubishichips.com) провела семинар, посвященный применению силовых полупроводниковых модулей Mitsubishi Electric в современных изделиях электротехнической промышленности. В семинаре приняли участие более 40 человек из 30 российских компаний – производителей различного силового электрооборудования, такого как частотные преобразователи, электроприводы, сварочные аппараты, источники питания и др.

Семинар проводили ведущие инженеры компании Mitsubishi Electric, мирового лидера в производстве силовых полупроводниковых модулей, совместно с техническими специалистами компании ДИАЛ-Электролюкс, официального дистрибьютора продукции Mitsubishi Electric.

Главное отличие данного семинара от подобного рода семинаров, проводимых другими производителями, состояло в его практической направленности, что вызвало неподдельный интерес со стороны конструкторов и инженеров – разработчиков электрооборудования.

В рамках семинара прошла презентация новинок силовой продукции Mitsubishi Electric, было проведено сравнение с продукцией других производителей, обсуждались конкретные вопросы и проблемы применения модулей Mitsubishi Electric, схем подключения, управления и защиты, условия эксплуатации.

Программу открыл инженер-координатор московского представительства Mitsubishi Electric, к.т.н. Роман Фукалов. Он представил новые технологии кристаллов: Planar, Trench, CSTBT™, рассказал об IGBT-модулях на 1700 В серии A, а также интеллектуальных модулях DIP-CIB.

Продолжил выступление руководитель группы технической поддержки ДИАЛ-Электролюкс Николай Сагайдаков. Темы его выступления: IGBT-модули на 1200 В для европейского рынка: 5-е поколение серии A, NF и высокочастотные серии NFH, NFM, применение драйверов Isahaya для управления IGBT-модулями и выбор снабберных цепей.

Ведущий инженер европейского представительства Mitsubishi Electric в Германии Eugen Stumpf представил высоковольтные модули IGBT для



транспортного применения, тепловой расчёт IGBT-модулей с помощью программы MelcoSIM, а также новый транзистор Reverse Conducting RC-IGBT.

В заключение семинара прошло совместное обсуждение различных вопросов по применению IGBT-модулей Mitsubishi.

Семинар показал, что российские производители электрооборудования всерьёз заинтересованы в применении для производства своей продукции силовых электронных компонентов высокого качества, произведённых по новейшим технологиям. В связи с этим компания ДИАЛ-Электролюкс планирует и в дальнейшем проводить семинары по применению электронных компонентов ведущих мировых производителей.

СREE LED – ТЕХНИЧЕСКИЙ СЕМИНАР КОМПАНИИ ПРОСОФТ ПО ПРИМЕНЕНИЮ СВЕТОДИОДНЫХ ЛАМП НОВОГО ПОКОЛЕНИЯ

7 февраля 2007 г. в Москве состоялся технический семинар Cree LED, организованный компанией ПРОСОФТ для представителей ведущих компаний в области светотехники. Семинар был посвящён новому поколению светодиодных ламп, особенностям и перспективам применения полупроводниковой светотехники.

В программу семинара были включены следующие темы:

- «Новое поколение высокоэффективных светодиодных ламп Cree серии XR-E7090: характеристики, особенности применения»;
- «Перспективы применения высокоэффективных светодиодных ламп Cree серии XR-E7090 в общем и уличном освещении».

Участники семинара получили подробную информацию о характеристиках и особенностях применения нового поколения высокоэффектив-

ных светодиодных ламп Cree серии XR-E7090, а также о сравнении светодиодных ламп семейств XR и XR-E. Слушателям также был представлен анонс нового поколения светодиодных ламп семейства XR-C для бюджетных проектов в области автономных источников света, интерьерного и аварийного освещения.

Особый интерес присутствующих на семинаре специалистов вызвало выступление главы Европейского офиса Cree LED Томаса Гомбаса. Выступление было посвящено перспективам применения светодиодных ламп Cree серии XR-E7090, позволяющих достичь максимальной светоотдачи, упростить процесс разработки и гарантировать высокую эксплуатационную надёжность изделий при сниженной потребляемой мощности.

На семинаре были озвучены основные преимущества светодиодных

ламп компании Cree по сравнению с традиционными источниками света и приборами других производителей: более длительное время эксплуатации, работоспособность в температурном диапазоне $-40...+85^{\circ}\text{C}$, высокая стабильность световых и цветовых параметров в течение срока эксплуатации (более 50 000 часов), низкая потребляемая мощность.

Актуальность проведения данного семинара подтверждается активностью участников, которые задавали много вопросов и участвовали в обсуждении преимуществ использования полупроводниковой светотехники и перспективах развития отрасли (семинар продлился более 5 ч).

В связи с большим интересом, проявленным участниками мероприятия, и постоянным обновлением ассортимента продукции, компания ПРОСОФТ планирует проведение следующего семинара по полупроводниковой светотехнике в июне 2007 г.

Первый прототип коммерческого квантового компьютера

На 20 лет ранее, чем предполагали учёные, коммерческая компания анонсировала выход квантового компьютера, который поможет сильно ускорить исследования и оптимизировать вычисления.

Первый квантовый компьютер будет представлен компанией D-Wave, офисы которой расположены в Ванкувере. Компьютер сможет выполнять до 64 тыс. операций одновременно благодаря новым технологиям, которые позволили оживить идею создания полноценного квантового компьютера. Существующие адиабатические квантовые компьютеры могут решать лишь конкретные задачи, под которые они создавались, и являются всего лишь ускорителями некоторых вычислений. В отличие от них, компьютер от D-Wave является многофункциональным и сможет транслировать различные задачи к необходимому для обработки виду.


Преимущество квантовых компьютеров заключается в том, что они функционируют как множество вычислительных систем одновременно. Этот эффект достигается за счёт использования принципов квантовой механики, таких как квантовая суперпозиция и квантовый параллелизм. Идея квантовых вычислений состоит в том, что квантовая система из L двухуровневых квантовых элементов (кубитов) имеет 2^L линейно независимых состояний. Таким образом, квантовое вычислительное устройство размером L кубит может выполнять параллельно 2^L операций. В конечном итоге, увеличивая количество кубитов, мы получаем потенциально-бесконечное множество параллельных систем, благодаря которым можно быстро решать различные задачи методом перебора.

На практике появление таких компьютеров подтолкнёт развитие многих областей человеческой деятельности. Отрасль компьютерной безопасности, например, в первую очередь ждут большие перемены, т.к. многие традиционные системы компьютерной безопасности, основанные на криптографических алгоритмах, окажутся беззащитными перед таким мощным средством перебора вариантов.

www.3dnews.ru

Первый квантовый компьютер: подробности

Основной частью любого квантового компьютера является квантовый регистр, являющийся совокупностью некоторого



числа кубитов – квантовых единиц информации. Кубит, в отличие от обычного бита, который может принимать значение 0 или 1, может одновременно находиться в разных квантовых состояниях, представляющих суперпозицию 0 и 1.

До ввода информации в компьютер все кубиты регистра должны быть приведены в основные базисные состояния (т.н. операция инициализации). Далее каждый кубит подвергается селективному воздействию (импульсами внешнего электромагнитного поля или иным путём), и весь регистр переходит в суперпозицию базисных состояний.

У Orion регистр состоит всего из 16 кубитов. Затем информация обрабатывается квантовым процессором, выполняющим последовательность квантовых логических операций. Результатом преобразования информации на выходе компьютера является новая суперпозиция состояний, которую можно преобразовать к виду, пригодному для дальнейшего использования.

Для аппаратной реализации идеи квантовых вычислений, впервые высказанной американским физиком Ричардом Фейнманом и сформулированной в нынешнем виде российским математиком Юрием Маниным, необходимо было решить ряд важных проблем – выбрать способ реализации кубитов, определить физический механизм взаимодействия между кубитами и найти способ селективного управления кубитами и измерения их квантового состояния на выходе системы.

D-Wave Systems смогла решить эти проблемы, хотя из материалов пресс-релиза и информации на сайте компании можно уяснить лишь выбор способа реализации кубитов, для которого использовались сверхпроводящие материалы на основе ниобия. О процессоре известно лишь то, что это новый тип аналогового процессора с масштабируемой архитектурой и что он основан на квантово-механических принципах.

Компания, правда, обещает в скором времени представить на своем сайте самую подробную информацию о своём квантовом компьютере. Нынешняя презентация, судя по всему, понадобилась компании для утверждения собственного приоритета в области квантовых вычислений.

Квантовый компьютер успешно справился с тремя предложенными ему задачами – поиск молекулярной структуры, соответствующей конкретной молекуле-мишени, составление сложного плана размещения гостей за столом и решение головоломки Судоку.

www.rnd.cnews.ru

«Квантовый компьютер» D-Wave – сознательная мистификация или добросовестное заблуждение?

Квантовые вычисления – настолько труднодостижимая цель, что даже в компании, утверждающей, что ей удалось создать «первый в мире коммерческий квантовый компьютер», признают, что не совсем уверены, что компьютер действительно выполняет настоящие квантовые вычисления.

Независимые эксперты, работающие в области создания квантовых компьютеров, высказывают сомнения в заявлениях, сделанных D-Wave Systems, поскольку канадская компания пока не представила результаты своей работы для обозрения – что является общепринятым шагом для получения признания в научных кругах.

Многие учёные уверены, что настоящие квантовые вычисления, основанные на необычных свойствах квантовой физики, позволят решить некоторые задачи быстрее, чем сегодняшние компьютеры, опирающиеся на классическую физику. Но большинство специалистов полагает, что для создания квантовых компьютеров понадобятся годы, а то и десятилетия.

Фил Кьюкес, разработчик архитектуры компьютерных систем компании Hewlett-Packard, высказался весьма определённо: «Пока мы не увидим больше реальных измерений, трудно сказать, достигли они успеха или нет».

Примечательно, что вопреки громким утверждениям из официального пресс-релиза, руководитель D-Wave, Херб Мартин, подчеркнул, что созданная система не является настоящим квантовым компьютером, а скорее, может быть названа специализированной машиной, которая использует «немного квантовой механики» для решения задач. Более того, Мартин назвал попытки создания полноценного квантового компьютера «тратой времени».

С чем мы имеем дело? С сознательной мистификацией или добросовестным заблуждением? Покажет время.

www.ixbt.com

УЗНАЙ О НОВОМ В ЭЛЕКТРОНИКЕ!

 **26 апреля**

Выставочный центр Крокус Экспо
конференц-зал №2
начало в 10.00

В рамках выставки «Expo Electronica»

 **КОНФЕРЕНЦИЯ**
ДЛЯ РУКОВОДИТЕЛЕЙ И СПЕЦИАЛИСТОВ

«ИННОВАЦИИ В ЭЛЕКТРОНИКЕ»

○ ○○○○○○○○○○



Секции:

- активные компоненты
- пассивные компоненты
- системы проектирования
- производство электроники

Организатор конференции журнал

**СОВРЕМЕННАЯ
ЭЛЕКТРОНИКА**



Подробная информация
и регистрация на сайте www.soel.ru и по телефону (495) 232-0087

Е•Х•Р•О ELECTRONICA



10-я МЕЖДУНАРОДНАЯ
СПЕЦИАЛИЗИРОВАННАЯ ВЫСТАВКА
ЭЛЕКТРОННЫХ КОМПОНЕНТОВ
И ТЕХНОЛОГИЧЕСКОГО
ОБОРУДОВАНИЯ

Совместно с:
ElectronTech expo



ПОКАЖИ СЕБЯ В МОСКВЕ

www.expoelectronica.ru



25 • 28 АПРЕЛЯ 2007

 **КРОКУС ЭКСПО**
МЕЖДУНАРОДНЫЙ ВЫСТАВОЧНЫЙ ЦЕНТР



"Благородный партнёр"
Специальный приз конкурса



ЧЛЕН
РОССИЙСКОГО
СОЮЗА ВЫСТАВОК
И ЯРМАРОК



Member



примэкспо



ITE GROUP PLC

Тел.: +7(812)380 6007/03/00
Факс: +7(812)380 6001
E-mail: electron@primexpo.ru

При содействии:



ЭлектронТорг-с